[求助] Xilinx ISE软件顶层原理图设计的技巧

[复制链接]

pinggougou

发表于 2016-5-2 00:53:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

搜了好长时间，没有发现专门的介绍ISE软件如何灵活的进行原理图设计的细节技能。大家在用的时候，有那些技巧吗？？我遇到一个问题，就是给某一模块连上系统始终CLK，如果想断开的，没有断开指令，只能删除，而要删除的话，就把整个图上的clk连线都删除了，那别的模块都要重新连一下，真是太麻烦啦？？
请问你们是怎么解决的？？你们还有别的什么小技巧吗？

技能, 如何, 软件, 小技巧

[求助] Xilinx ISE软件顶层原理图设计的技巧

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2