设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于VIO的一个ERROR

发新帖

查看: 2140|回复: 0

[求助] 关于VIO的一个ERROR

发表于 2016-5-2 18:21:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

单端信号经过iodelay后给obufds变差分信号，然后我把P端输出给了vio，翻译的时候一直报这个错误：

NgdBuild:809 - output pad net 'OUTP<0>' has an illegal load:
pin I0 on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/USER_MUX with
type LUT3,
pin C on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/U_RISING with
type FDC

在网上搜了一些解决办法，试了都不管用，请大神们帮看看吧，急死我啦

file:///D:\我的资料库\Documents\Tencent Files\958732866\Image\Group\I641}W]}$AW1ZZ9T{(UYEHJ.jpg

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-24 01:05 , Processed in 0.019214 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表