[求助] FPGA ModelSim loading design时错误

楼主| 发表于 2016-5-8 19:52:38 | 显示全部楼层

回复 20# jemmyplus

借你吉言，能能进步快点。我也是初学FPGA，小菜鸟一只。这个就在特权同学基础上修改的逻辑分析仪，试过采函数发生器（0-3.3）的电平信号，采不到电平信号。用100m采1m存储器组是256位的。一直低电平，有点懵。传的就是源代码.

回复支持反对

1 23 / 3 页

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-2-2 10:03 , Processed in 0.011272 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /1