在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2444|回复: 3

[求助] FPGA IP核参数疑问

[复制链接]
发表于 2016-1-16 15:24:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人新手,在调用IP核时,参数配置中有一项是latency,我理解为输出的延迟。可是输出不应该是越快越好么,理想情况应该是0延迟呀,或者这里应该理解为那种插入reg组成流水线?请教各位latency这个参数在FPGA开发里面到底该如何考虑。
 楼主| 发表于 2016-2-22 15:59:10 | 显示全部楼层
自己顶一下
 楼主| 发表于 2016-4-27 00:16:19 | 显示全部楼层
自己顶下
发表于 2016-5-4 16:15:59 | 显示全部楼层
对于用的人来说latency当然越小越好,但是latency小是有代价的,比如硬件面积。举个直观的例子就是乘法器,如果要实现一个4bit×4bit的乘法器设计可以用打表的方式,用2^8×8bit次方的rom就可以实现。

只需要1个las就可以出数据,但是如果是8bit×8bit呢,就需要2^16×16bit的rom才能实现了,硬件开销是原来的2^8*2倍。如果用4个4*4的乘法器进行拼接(高4位低4位交叉相乘再相加),面积仅仅为原来面积的4倍多一点,而las也仅仅增加了几个周期。

结论就是,这是一种速度和面积折中的办法。
PS.硬件设计还有很多其它要素需要考虑,欢迎补充。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:59 , Processed in 0.020318 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表