ISE实现时的警告，NgdBuild:478

模拟学习者 · 发表于 2016-5-7 15:28:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ISE实现的时候出现的NgdBuild:478 - clock net clk_1 with clock driver BUFG_inst drives no clock pins和NgdBuild:478 - clock net d/mul1/coh/rst_inv_BUFG with clock driver d/mul1/coh/rst_inv_BUFG drives no clock pins我用的是xilinx VC707套件中的xc7vx485t-2ffg1761的板子，这个套件的内部晶振是200MHz的差分输出，我用PLL对这个差分晶振进行了分频，输出50MHz的clk，打算用作全局时钟信号，PLL设置如下：

PLL的设置.doc (806 KB, 下载次数: 0 )
我的PLL设置是不是有问题，对于这个BUFG看了一些资料，不过还是一头雾水。想问各位大神，这个BUFG的警告怎么处理，跪谢！！！！

[求助] ISE实现时的警告，NgdBuild:478

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2