求教：如何在检测信号上升沿时，输出一个窄脉冲，

sh_0119

shxr  

看看下面的行不行：
zh123456789 发表于 2010-7-26 20:00

                               
登录/注册后可看大图

    用这种办法得到一个时钟周期的窄脉冲，eg. sigplus如果电路下面要用到这个窄脉冲来触发，一个信号out：
              always@（posedge clk or negedge rst_n）
                 if(!rst_n)
                         out <=0;
                 else  
                       if(sigplus)
                           out <=in;
                      else  out <0;

这种用法，会不会出现：虽然产生的sigplus是一个时钟周期的，但是由于信号传递过程中的延时，失真等影响而在上述的always中的clk边沿的时候采集不到signal了，而不能执行 if(sigplus)
                           out <=in; 语句了呢？

windwithgone

回复 8# sprone
haha

windwithgone

回复 8# sprone
为什么要输验证码

jemmyplus

`timescale 1ns/1ps
module pos_det(clk , rst_n,in,out);input clk,rst,in);
input clk;    // system clock
input rst_n; // system reset active low
input in;      // input signal
output out;  // pulse output

reg   in_1d,in_2d;
always@(posedge clk or negedge rst_n)
begin
if(rst_n == 1'b0)
    begin
       in_1d <= #1 1'b0;
       in_2d <= #1 1'b0;
    end
else
    begin
       in_2d <= #1 in_1d;
       in_1d <= #1 in;
    end
end

assign out = in_1d && (~in_2d);
endmodule