FPGA时钟输出问题，低电平下不来

小钻风同学 · 发表于 2014-12-28 15:32:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，20M以上时钟的低电平就下不来了，50M的时候，就如同在交流时钟信号上叠加了一个直流电平一样，请问这样的时钟会影响ADC工作吗？ADC芯片是不是采用时钟信号的边沿工作？对这个边沿的摆幅有影响吗？另外我也看了ADC的数据手册，没有找到高低电平的幅度要求啊。就是类似于低电平不能高于多少，高电平不能低于多少这种要求。
求各位大侠帮忙解答。谢谢！

小钻风同学 · 发表于 2014-12-28 16:17:11

自顶一下，该不会是我用的示波器带宽不够吧。。。350M的

yizi0000 · 发表于 2014-12-28 18:23:42

先断开FPGA输出时钟带的负载看看，一般FPGA输出50M时钟没有问题的。350M带宽比20M高了一个数量级应该没有问题。

小钻风同学 · 发表于 2014-12-28 22:20:56

回复 3# yizi0000

你好！感谢回复！我是时钟输出引脚直接接的示波器，示波器的输入阻抗是M Ohm级别的。。。
我FPGA时钟输出的路径是 PLL-ODDR2-全局时钟引脚，在电路中后面要带一个ADC，我想先看看时钟输出信号的质量，结果示波器上显示的很差，求解啊。。。感激不尽！！

小钻风同学 · 发表于 2014-12-29 20:32:38

回复 4# 小钻风同学

自顶啊！！求大侠帮忙！

lwukang · 发表于 2015-1-11 23:26:00

xilinx FPGA的话，可以在IO plane中设置IO的输出摆率和驱动电流

alex880226 · 发表于 2015-11-26 14:45:43

你问题最后解决了吗？？我也遇到了相同的问题，请给我点提示，谢谢

小钻风同学 · 发表于 2016-5-18 11:07:58

回复 7# alex880226

应该是示波器的问题，不用担心看到的信号质量不好。我把输出时钟供给ADC，ADC工作正常。我的时钟是用ODDR2输出的。

无所谓 · 发表于 2016-5-18 14:08:30

示波器不是可以调节接口阻抗的?

小钻风同学 · 发表于 2016-5-18 22:38:44

回复 9# 无所谓

可以的，我认为看这种信号应该是输入阻抗50欧，交流耦合

[求助] FPGA时钟输出问题，低电平下不来

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1