求助，$signed在实际电路中要怎么改才可以在板子上跑？

471899214 · 发表于 2016-5-20 10:40:52

您需要登录才可以下载或查看，没有账号？注册

x

用matlab产生了一个低通滤波器，里面有$signed,把这个单纯地取反加一好像的出来的波形不是仿真出来的，所以想请教下大家，麻烦了

471899214 · 发表于 2016-5-20 11:03:32

求大神们帮帮忙吧

aspire201314 · 发表于 2016-5-20 14:09:51

verilog中直接用signed不能仿真综合吗？为啥要改？

atomdust · 发表于 2016-5-20 14:42:41

代码贴上来

fascinate_lyd98 · 发表于 2016-5-20 16:09:20

正数不变，负数取反加1；
我自己都不知道回答了你的什么问题，我没明白你的问题。
你是用matlab设计的滤波器，然后用matlab产生的VHDL/Verilog模块，再在FPGA中仿真，结果不正确，因为有signed？

yaya126 · 发表于 2016-5-20 17:06:59

verilog 2001本来就有$signed, 直接用就好。但不要混用，signed的数，从定义到计算过程中的其他变量，全部都要转成$signed类型。

[求助] 求助，$signed在实际电路中要怎么改才可以在板子上跑？