设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog中Event的使用

123 / 3 页下一页

返回列表发新帖

楼主: dingowjt

Verilog中Event的使用

发表于 2010-5-18 00:02:48 | 显示全部楼层

回复支持反对

使用道具举报

发表于 2010-7-28 09:22:29 | 显示全部楼层

bixuding

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-28 15:05:06 | 显示全部楼层

学习了！

回复支持反对

使用道具举报

发表于 2010-7-28 19:57:58 | 显示全部楼层

学习了

回复支持反对

使用道具举报

发表于 2010-8-6 23:40:20 | 显示全部楼层

event不可综合啊。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-9 09:05:55 | 显示全部楼层

学习了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-31 08:50:59 | 显示全部楼层

确实不行啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-31 10:48:08 | 显示全部楼层

ooooooooook

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-4-8 15:09:40 | 显示全部楼层

学习了，这个程序应该是夏宇闻老师的书上面的，我今天上午在quartusII上面运行确实不行，原来是这个原因啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-10 16:41:06 | 显示全部楼层

event是不可综合的

回复支持反对

使用道具举报

123 / 3 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-22 03:21 , Processed in 0.017607 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表