Xilinx DDS Compiler IP核使用问题，用过的高手来看一下

zzggxx007 · 发表于 2013-7-24 15:45:29

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zzggxx007 于 2013-7-24 15:50 编辑

我要在FPGA中做数字正交，故此要用到DDS IP核，但是研究了两天始终无法产生比较满意的正玄波，用ChipScope采到的波形要不是就是像下图这种，要不就是一些比较混乱的，反正不是比较正常的正玄波。

登录/注册后可看大图

设置如下，外面给的aclk是50Mhz的，在这里要问一下，第一页System Clock是不是要和外面给的时钟一样？

或者使用system parameters

但就是无法得出标准的正玄波，chipscope的时钟是100M的，请高手指教啊。。。

lzbjinghua · 发表于 2013-7-24 16:45:33

好东西看看

zzggxx007 · 发表于 2013-7-25 15:45:13

怎么没人理

gygyg · 发表于 2013-7-25 21:19:07

System Clock是不是要和外面给的时钟一样

是的

zzggxx007 · 发表于 2013-7-26 09:35:17

回复 5# gygyg
但为什么出来的波形并不是标准的正弦波呢？

dandan8668 · 发表于 2013-7-26 09:41:46

出现这种波形应该是跟你设的incremental value 有关！

gygyg · 发表于 2013-7-26 11:11:09

回复 6# zzggxx007

仿真过没有

110500623 · 发表于 2013-8-2 08:54:55

chipscope analyzer中数据的显示格式是选择什么呢？signed decimal/unsigned decimal/binay/hex选择不同的显示格式，画出来的波形也是不一样的，建议楼主用signed的显示方式画一下试下

zzggxx007 · 发表于 2013-8-5 09:11:17

回复 9# 110500623

太感谢啦！以前一直使用默认16进制的，改成有符号十进制果然就好了

aifuliwade · 发表于 2014-7-28 08:59:21

楼主你好，我是fpga的初学者，我想请教一下你这个dds用modelsim仿真时测试文件是怎么写的？谢谢了

[求助] Xilinx DDS Compiler IP核使用问题，用过的高手来看一下