在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (106) |订阅

IC验证讨论 今日: 0|主题: 6843|排名: 21 

[求助] 求断言教材 attachment 心风绝影 2021-7-26 62448 steven_sun 2021-8-12 10:35
[求助] event复制,怎么不work? attach_img 小科白菜 2021-8-11 31955 小科白菜 2021-8-12 09:48
[求助] 变化快慢咋理解呀 attach_img 小科白菜 2021-8-11 42013 小科白菜 2021-8-11 21:09
悬赏 [求助] 求助synopsys vcs ucli模式仿真的工具设置问题 - [悬赏 1000 信元资产] Bitos 2019-2-21 44484 jeromechen2008 2021-8-11 09:58
[原创] 控制器的时序优化 cugjack 2021-8-10 11946 y23angchen 2021-8-11 09:29
[求助] 请教:linux下的gam_server怎么关闭?关闭有何影响? anpengfei 2021-8-10 21902 anpengfei 2021-8-10 14:55
[解决] ncverilog带SDF后仿反标delay的问题? alexto 2018-10-24 97877 Top_Zhang 2021-8-10 09:41
[讨论] verilator 工具使用 zwyw 2021-8-7 02263 zwyw 2021-8-7 15:03
[求助] 求助ricv core c代码产生随机的问题 新人帖 zorro2474 2021-7-27 31989 zhangdeshuai 2021-8-7 13:08
[求助] 求助一个output reg的问题 zorro2474 2021-8-6 42036 zorro2474 2021-8-6 14:13
[求助] SystemVerilog中断言是什么东东? songxiayiqi 2015-7-29 94373 songxiayiqi 2021-8-6 11:04
[求助] 数字IC前端设计 新人帖 扬程万里 2021-8-5 01390 扬程万里 2021-8-5 18:39
[解决] 寄存器模型执行read/write会死循环。 attach_img  ...23 桅杆 2019-8-26 209416 桅杆 2021-8-5 15:35
[求助] SV IEEE又双叒叕来了 attach_img 小科白菜 2021-8-4 41956 小科白菜 2021-8-4 18:09
[求助] 不懂就问系列之~IEEE.SV attach_img 小科白菜 2021-8-1 62057 小科白菜 2021-8-4 09:23
[求助] interface的延时怎么理解? attach_img 心风绝影 2021-8-3 31999 y23angchen 2021-8-4 09:17
[求助] parameter编译报错,说未定义 attach_img zuiqiangzhe 2021-7-30 52050 zuiqiangzhe 2021-8-3 10:26
[求助] 如何再windows下实现questasim的自动化仿真,用python lqqqqqq 2021-3-13 22043 saipolo 2021-8-2 22:53
[求助] Systemverilog中函数可以调用任务,但只能在fork joinnone生成的线程中? attach_img  ...2 小科白菜 2021-7-26 135145 小科白菜 2021-8-2 10:57
[原创] $display还有uvm_info是在time slot的那个区域执行的呢 yueyuedong 2021-7-31 41842 yueyuedong 2021-8-1 13:49
[求助] testbench中使用时钟双边沿采样,个别数值不正确 新人帖 attach_img aryuer 2021-7-28 52026 zhangdeshuai 2021-7-31 16:53
[求助] synopsys discovery vip需要license吗 creese 2014-4-22 57169 nasirkhanpak25 2021-7-29 16:49
悬赏 [求助] 后仿negative timing check did not converge - [悬赏 200 信元资产] attach_img 高乐 2021-6-8 13745 lyc2009 2021-7-28 15:54
[讨论] 使用systemverilog的wait(event.triggered)遇到的疑惑 attach_img 半机器蔡 2020-11-20 96753 zorro2474 2021-7-28 15:48
[求助] 关于Verdi波形无法放大的问题 attach_img CC-Lee 2021-7-26 62518 CC-Lee 2021-7-28 14:55
[求助] Can't clobber writable file... attach_img 小科白菜 2021-7-27 32467 小科白菜 2021-7-28 10:32
怎样在.v文件中调用另一个文件中定义的task  ...2 wxxhn 2009-7-30 139139 Top_Zhang 2021-7-27 13:58
[招聘] 招募验证大牛 ffwolf 2020-11-3 63258 ffwolf 2021-7-27 00:03
悬赏 [求助] 如何告诉VCS,设计中某个模块是同步模块? - [已解决] attach_img baiguangyu003 2021-7-25 52402 gaurson 2021-7-26 18:57
[求助] 异步FIFO的验证功能点都有哪些? 新人帖 attach_img icerss 2021-7-25 12537 gaurson 2021-7-26 18:53
[求助] 《uvm实战》里说的重载都是用一些override,这难道不是叫重写吗? 梦醒依惜醉 2020-11-24 63801 zwyw 2021-7-24 15:51
[求助] VCS运行时报uvm_config_db的错误 attach_img CC-Lee 2021-7-23 41510 CC-Lee 2021-7-23 16:37
[求助] 模拟版图dummy有关问题 新人帖 attach_img 姜太喵学程序 2020-7-15 22205 jaydenwu 2021-7-22 15:30
[讨论] 发个贴讨论一下,大家ECC插错验证一般是怎么搞的? 飞翔的马甲 2021-6-15 74294 阿达爱呆呆 2021-7-21 14:07
[求助] OVPworld怎么注册 新人帖 attach_img qinaksd 2021-3-2 32130 飞扬紫百合 2021-7-17 13:51
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-23 01:01 , Processed in 0.027172 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块