IC验证讨论今日: 0|主题: 6976|排名: 17

1 ... 53 54 55 565758 59 60 61 ... 200 / 200 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 跪求启芯工作室关于UVM和systemverilog的视频 ...2 3 4 5 6..8	yyff530 2017-7-12	7944297	kkw 2022-1-13 09:33
[原创] systermverilog $srand(seed) seed 设置不成功	许晴125 2022-1-6	53070	许晴125 2022-1-12 16:07
[求助] lvs识别路径不对 - [悬赏 10 信元资产]	郑伟 2022-1-5	32413	zhizhu2017 2022-1-11 14:47
[求助] factory工厂机制创建实例化类	cxd370830 2022-1-10	11835	eaglezhang01 2022-1-11 10:17
[原创] 关于ubuntu 20安装vcs 2016后编译错误问题 - [阅读权限 10]	Iaybf 2022-1-10	042	Iaybf 2022-1-10 17:47
[求助] initreg选项是否会影响urg合并功能覆盖率数据？	houbx95 2022-1-10	01960	houbx95 2022-1-10 11:24
[求助] SV 仿真time region event的思考与疑问	viviy 2022-1-8	22072	viviy 2022-1-8 17:46
[求助] system verilog 随机约束求助	tonglvyi 2013-12-18	64176	你好_阿欧 2022-1-8 11:44
[求助] gvim的复制粘贴按钮有快捷键吗？	allright0218 2022-1-7	52957	飞翔的马甲 2022-1-7 16:28
[求助] gvim 的 ctrl+I ctrl+o有什么区别？	allright0218 2022-1-7	02430	allright0218 2022-1-7 09:47
[原创] FHDB_diag_err.log错误文件	robbenhu 2019-6-26	33364	mila07 2022-1-5 14:02
[求助] 后仿验证抓跨时钟域的同步寄存器的方法	watertree 2022-1-1	52787	watertree 2022-1-5 06:24
[求助] verdi中信号无法添加？	桅杆 2019-4-4	611284	carloy 2022-1-4 15:43
[求助] 这个timescal文件夹怎么设置？	Yin566 2022-1-3	42307	Yin566 2022-1-4 12:54
[求助] 需要修调绝对阻值的电路应该如何验证完备性？	红红的西瓜 2022-1-4	02197	红红的西瓜 2022-1-4 11:45
[求助] VCS 编译无法生成simv文件	AEureka 2021-4-3	79018	jsy15162137636 2022-1-2 01:53
[求助] SV中void用法 ...2 3	大瑞飞飞 2021-6-21	2110874	笃定 2021-12-31 15:29
[求助] [求助] Identifier"parent" has not been declared yet问题	柳梢低头 2021-12-29	64920	柳梢低头 2021-12-31 11:24
[求助] 有没有vim自动补全类成员的插件啊 - [悬赏 2 信元资产]	a1872040489 2021-12-31	02477	a1872040489 2021-12-31 08:17
[求助] 内部wire线，需要从外部赋值	周嬷嬷 2021-12-23	93502	笃定 2021-12-30 18:17
[求助] UVM构造函数new的疑问，困扰一周了，先谢谢了 ...2	mil818 2016-3-19	1620630	许晴125 2021-12-30 17:30
[原创] Verilog通过PLI方式调用C函数，ACC报错，不知道有人碰到过吗	rvisk 2021-12-30	11873	saipolo 2021-12-30 11:35
[求助] Found 'interface' inside module before 'endmodule'. 'interface' inside 'module' is not yet supported.	柳梢低头 2021-12-14	26044	柳梢低头 2021-12-29 15:48
[求助] EDAplayground波形仿真超时求解	Stormbringer 2021-12-29	02271	Stormbringer 2021-12-29 15:29
[求助] VCS compile报错	wanghonglei7782 2021-12-26	64132	飞翔的马甲 2021-12-29 09:08
[求助] Calibre无法调virtuoso直接从原理图中导出网表	sober279 2021-12-27	22323	sober279 2021-12-28 12:59
[求助] vc_vip_O-2018.09的ahb example求助	haitang0001 2021-3-20	84576	haitang0001 2021-12-24 14:19
[求助] design compiler 请问这个问题怎么解决？	yuyiccc1 2021-12-21	22366	夏尔 2021-12-23 15:15
[求助] 求助关于DFT插入扫描链的问题(RTL compiler 或Design Compiler)	litianhong 2021-12-23	01910	litianhong 2021-12-23 12:31
[求助] 求助，如何用cadence对器件或电路进行噪声仿真？	guzhq 2021-12-13	12178	guzhq 2021-12-22 10:56
[求助] offer选择	migu_hh 2021-12-4	62803	migu_hh 2021-12-21 16:51
[求助] offer求助	migu_hh 2021-12-18	42473	migu_hh 2021-12-20 21:26
[原创] 本人对dpi一些文档的翻译，和自身使用的一些总结 ...2 3	gogosese 2015-12-16	2815908	盘古大帝 2021-12-19 20:56
[求助] VCS后仿问题	dearhero 2013-6-6	57932	盘古大帝 2021-12-19 20:53
[求助] offer求助	migu_hh 2021-12-17	12053	student2010 2021-12-17 17:05

1 ... 53 54 55 565758 59 60 61 ... 200 / 200 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

IC验证讨论今日: 0|主题: 6976|排名: 17

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论 今日: 0|主题: 6976|排名: 17

快速发帖

浏览过的版块

站长推荐 /1

IC验证讨论今日: 0|主题: 6976|排名: 17