在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 0|主题: 6938|排名: 23 

[求助] VCS 编译无法生成simv文件 新人帖 AEureka 2021-4-3 78581 jsy15162137636 2022-1-2 01:53
[求助] SV中void用法  ...23 大瑞飞飞 2021-6-21 2110351 笃定 2021-12-31 15:29
[求助] [求助] Identifier"parent" has not been declared yet问题 柳梢低头 2021-12-29 64498 柳梢低头 2021-12-31 11:24
[求助] 有没有vim自动补全类成员的插件啊 新人帖 - [悬赏 2 信元资产] a1872040489 2021-12-31 02335 a1872040489 2021-12-31 08:17
[求助] 内部wire线,需要从外部赋值 周嬷嬷 2021-12-23 93236 笃定 2021-12-30 18:17
[求助] UVM构造函数new的疑问,困扰一周了,先谢谢了  ...2 mil818 2016-3-19 1620096 许晴125 2021-12-30 17:30
[原创] Verilog通过PLI方式调用C函数,ACC报错,不知道有人碰到过吗 rvisk 2021-12-30 11743 saipolo 2021-12-30 11:35
[求助] Found 'interface' inside module before 'endmodule'. 'interface' inside 'module' is not yet supported. 新人帖 柳梢低头 2021-12-14 25786 柳梢低头 2021-12-29 15:48
[求助] EDAplayground波形仿真超时求解 新人帖 Stormbringer 2021-12-29 02155 Stormbringer 2021-12-29 15:29
[求助] VCS compile报错 wanghonglei7782 2021-12-26 63773 飞翔的马甲 2021-12-29 09:08
[求助] Calibre无法调virtuoso直接从原理图中导出网表 sober279 2021-12-27 22109 sober279 2021-12-28 12:59
[求助] vc_vip_O-2018.09的ahb example求助 新人帖 haitang0001 2021-3-20 84349 haitang0001 2021-12-24 14:19
[求助] design compiler 请问这个问题怎么解决? yuyiccc1 2021-12-21 22169 夏尔 2021-12-23 15:15
[求助] 求助关于DFT插入扫描链的问题(RTL compiler 或Design Compiler) 新人帖 litianhong 2021-12-23 01786 litianhong 2021-12-23 12:31
[求助] 求助,如何用cadence对器件或电路进行噪声仿真? 新人帖 guzhq 2021-12-13 12090 guzhq 2021-12-22 10:56
[求助] offer选择 新人帖 migu_hh 2021-12-4 62615 migu_hh 2021-12-21 16:51
[求助] offer求助 migu_hh 2021-12-18 42283 migu_hh 2021-12-20 21:26
[原创] 本人对dpi一些文档的翻译,和自身使用的一些总结  ...23 gogosese 2015-12-16 2815109 盘古大帝 2021-12-19 20:56
[求助] VCS后仿问题 dearhero 2013-6-6 57650 盘古大帝 2021-12-19 20:53
[求助] offer求助 migu_hh 2021-12-17 11921 student2010 2021-12-17 17:05
[资料] UVM实战指南  ...2345 lyyss 2016-1-29 4019451 品博锦取_2021 2021-12-17 10:23
[求助] uvm里面sprint和print有什么区别 - [已解决] libolun 2017-3-1 59803 lindon1984 2021-12-16 11:52
[求助] Verdi看波形  ...2 新嘴小王安子 2021-12-8 136070 zhangdeshuai 2021-12-15 18:37
[求助] UVM phase的关系问题 新嘴小王安子 2021-12-5 73471 新嘴小王安子 2021-12-14 15:13
[求助] cadence NC verilog仿真出现问题 新人帖 lyyyy 2021-11-24 72492 lyyyy 2021-12-12 22:55
[求助] 关于mintest生成的ISCAS'89标准电路带X(don't care bits)位的测试矢量 xiongjiechao 2014-9-3 74165 fckum 2021-12-12 11:10
[求助] 有没有人有基于ISCAS-89电路生成的Mintest测试向量集? 新人帖 s19970505 2021-12-8 12296 fckum 2021-12-12 11:08
[讨论] 使用UVM产生fsdb文件的一个问题  ...2 DZ小亮 2012-11-12 1312602 mcm908911 2021-12-10 21:05
[求助] 后仿真报了某个output被coerced to inout bobo0636104 2021-5-26 23561 老范啊 2021-12-9 14:48
[原创] 寄存器模型后门怎么访问状态寄存器的值呢 yueyuedong 2021-11-22 52523 lhw123 2021-12-8 19:22
[原创] APB寄存器模型读访问 yueyuedong 2021-12-2 52488 lhw123 2021-12-8 19:20
[求助] vcs + verdi 新人帖 DHUlzy 2021-5-25 32397 zampple 2021-12-8 16:22
[解决] 关于功能覆盖率 becky9411 2021-11-26 73592 lsadds 2021-12-8 09:36
[原创] 数组的功能覆盖率的采样 新人帖  ...2 yueyuedong 2021-7-10 138247 lsadds 2021-12-7 17:11
[求助] verdi 打开kdb问题 simonhqz 2021-12-1 33711 seabeam 2021-12-6 23:47
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 04:51 , Processed in 0.018309 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块