设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (106) |订阅

IC验证讨论 今日: 0|主题: 6842|排名: 33 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] verdi自动重载波形 allright0218 2022-1-7 12052 zhangdeshuai 2022-1-13 18:42
[求助] 求助：UVM中如何获得读出来的数据？ oscillator_cn1 2013-5-17 84354 付姣姣 2022-1-13 17:11
[求助] UVM仿真时间为0，无法启动sequence，求帮忙？ attachment xidianstudent 2017-12-10 35932 付姣姣 2022-1-13 17:02
[求助] 跪求启芯工作室关于UVM和systemverilog的视频 attach_img  ...23456..8 yyff530 2017-7-12 7940209 kkw 2022-1-13 09:33
[原创] systermverilog $srand(seed) seed 设置不成功 attach_img 许晴125 2022-1-6 52577 许晴125 2022-1-12 16:07
悬赏 [求助] lvs识别路径不对 - [悬赏 10 信元资产] attach_img 郑伟 2022-1-5 31930 zhizhu2017 2022-1-11 14:47
[求助] factory工厂机制创建实例化类 新人帖 cxd370830 2022-1-10 11507 eaglezhang01 2022-1-11 10:17
[原创] 关于ubuntu 20安装vcs 2016后编译错误问题 - [阅读权限 10] Iaybf 2022-1-10 041 Iaybf 2022-1-10 17:47
[求助] initreg选项是否会影响urg合并功能覆盖率数据？ houbx95 2022-1-10 01730 houbx95 2022-1-10 11:24
[求助] SV 仿真time region event的思考与疑问 viviy 2022-1-8 21667 viviy 2022-1-8 17:46
[求助] system verilog 随机约束求助 tonglvyi 2013-12-18 63732 你好_阿欧 2022-1-8 11:44
[求助] gvim的复制粘贴按钮有快捷键吗？ allright0218 2022-1-7 52470 飞翔的马甲 2022-1-7 16:28
[求助] gvim 的 ctrl+I ctrl+o有什么区别？ allright0218 2022-1-7 02255 allright0218 2022-1-7 09:47
[原创] uvm 1.1 切换uvm1.2的代码修改 attachment 许晴125 2022-1-5 82407 sfc19910705 2022-1-6 10:47
[原创] FHDB_diag_err.log错误文件 robbenhu 2019-6-26 32864 mila07 2022-1-5 14:02
[求助] 后仿验证抓跨时钟域的同步寄存器的方法 watertree 2022-1-1 52282 watertree 2022-1-5 06:24
[求助] verdi中信号无法添加？ attach_img 桅杆 2019-4-4 69749 carloy 2022-1-4 15:43
[求助] 这个timescal文件夹怎么设置？ attach_img Yin566 2022-1-3 41901 Yin566 2022-1-4 12:54
[求助] 需要修调绝对阻值的电路应该如何验证完备性？ 红红的西瓜 2022-1-4 01838 红红的西瓜 2022-1-4 11:45
[求助] VCS 编译无法生成simv文件 新人帖 attach_img AEureka 2021-4-3 77813 jsy15162137636 2022-1-2 01:53
[求助] SV中void用法 attach_img  ...23 大瑞飞飞 2021-6-21 219377 笃定 2021-12-31 15:29
[求助] synopsys APB_VIP使用 新人帖 free2021 2021-12-17 45304 free2021 2021-12-31 11:35
[求助] [求助] Identifier"parent" has not been declared yet问题 attach_img 柳梢低头 2021-12-29 63982 柳梢低头 2021-12-31 11:24
悬赏 [求助] 有没有vim自动补全类成员的插件啊 新人帖 - [悬赏 2 信元资产] a1872040489 2021-12-31 02194 a1872040489 2021-12-31 08:17
[求助] 内部wire线，需要从外部赋值 周嬷嬷 2021-12-23 92862 笃定 2021-12-30 18:17
[求助] UVM构造函数new的疑问，困扰一周了，先谢谢了  ...2 mil818 2016-3-19 1619243 许晴125 2021-12-30 17:30
[原创] Verilog通过PLI方式调用C函数，ACC报错，不知道有人碰到过吗 rvisk 2021-12-30 11591 saipolo 2021-12-30 11:35
[求助] Found 'interface' inside module before 'endmodule'. 'interface' inside 'module' is not yet supported. 新人帖 attachment 柳梢低头 2021-12-14 25376 柳梢低头 2021-12-29 15:48
[求助] EDAplayground波形仿真超时求解 新人帖 attach_img Stormbringer 2021-12-29 01998 Stormbringer 2021-12-29 15:29
[求助] VCS compile报错 attach_img wanghonglei7782 2021-12-26 63098 飞翔的马甲 2021-12-29 09:08
[求助] Calibre无法调virtuoso直接从原理图中导出网表 attach_img sober279 2021-12-27 21884 sober279 2021-12-28 12:59
[求助] verdi如何对uvm平台进行debug lalala. 2019-12-8 85928 frankie9 2021-12-26 11:28
[求助] vc_vip_O-2018.09的ahb example求助 新人帖 attach_img haitang0001 2021-3-20 83997 haitang0001 2021-12-24 14:19
[求助] design compiler 请问这个问题怎么解决？ attach_img yuyiccc1 2021-12-21 21950 夏尔 2021-12-23 15:15
[求助] 求助关于DFT插入扫描链的问题(RTL compiler 或Design Compiler) 新人帖 litianhong 2021-12-23 01595 litianhong 2021-12-23 12:31
下一页 »
1 ...484950515253545556... 196下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 06:25 , Processed in 0.027892 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块