在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 4 |主题: 6938|排名: 27 

[原创] 数据相等,但比较出错 yueyuedong 2022-6-1 82236 追乐人66 2022-6-2 20:55
[求助] cap是哪个? 3061323251 2022-6-2 51898 yichuanbaiteng 2022-6-2 16:10
[原创] UPF仿真工具安装及仿真示例说明  ...2 hungtaowu 2017-5-17 1811945 huatiantian 2022-6-1 18:39
[求助] 如何在sequence中配置rtl的寄存器 新人帖 baichuangogogo 2022-5-31 11501 Johnmc104 2022-6-1 11:13
[求助] vimrc文件无法修改字体的类型和大小问题 新人帖 Ivy_Ly 2022-5-27 21767 Ivy_Ly 2022-5-30 17:47
[求助] Verdi查看波形很卡 crazyraul008 2022-5-20 33591 Johnmc104 2022-5-30 17:23
[求助] sv对象的复制 cxd370830 2022-5-29 31826 anpengfei 2022-5-30 00:32
[求助] modelsim中compile之后为什么在library里找不到文件? cC追Cc 2011-3-11 57444 apeach 2022-5-29 21:24
[求助] 在写回归脚本时,因为公司没有使用LSF ,怎么用perl 实现同时多个任务 盘古大帝 2022-5-25 32047 zhangdeshuai 2022-5-28 15:28
[求助] 回归怎么保证充分cross了所有场景,如何使用例有效性提高 fuxiaolicaicai 2022-5-24 22000 gaurson 2022-5-25 17:53
[解决] 在verdi显示断言成功波形 新人帖 西电IC 2022-5-25 03724 西电IC 2022-5-25 13:44
[求助] i2c验证路科code 追乐人66 2022-5-24 02605 追乐人66 2022-5-24 23:02
[求助] questasim编译问题 追乐人66 2022-5-23 11644 追乐人66 2022-5-23 22:19
请教使用questasim报的错误 mudgun 2009-11-5 43547 Broli 2022-5-22 19:07
[求助] VCS和modelsim  ...2 guolehaohao 2017-4-21 1412076 yuanwolf2008 2022-5-22 16:03
[求助] uvm info 路径太长 zhangdeshuai 2022-5-8 53343 zhangdeshuai 2022-5-20 17:05
[求助] 关于仿真时 # 和@() 的区别 Winter_H 2022-4-29 62820 Winter_H 2022-5-19 11:09
[求助] 求verdi的使用教程!!!  ...23 TT50524 2013-2-18 2618346 li_finn 2022-5-19 10:45
[求助] 关于代码覆盖率的一些疑问 - [已解决]  ...2 zhalvin 2011-4-12 1814260 奇奇加油 2022-5-18 23:50
[求助] systemverilog中的条件约束->,有大佬可以解释一下吗? - [已解决] suosuo0624 2022-5-18 22094 tom9393 2022-5-18 17:35
设计就是验证,验证就是设计 - humann的感悟 精华1  ...23456..27 humann 2009-1-16 26896172 joomlama 2022-5-18 15:49
[求助] rtc参考时钟如何校准 851018986 2022-5-18 01569 851018986 2022-5-18 15:19
[求助] sequence中问题  ...2 cxd370830 2022-5-10 124930 cxd370830 2022-5-17 10:16
[讨论] 小白请教uvm中的new函数 gavina_zhao 2022-4-14 62677 fengzhiyong123 2022-5-14 14:53
[求助] vcs verdi 联合仿真时出现这个错误是怎么回事? Mr.Jia 2022-4-30 41401 zhangdeshuai 2022-5-14 10:29
[讨论] soc验证中怎么采用UVM来实现CPU的随机化  ...2 zjiankui 2022-4-27 104784 verify0906 2022-5-13 22:17
[求助] 怎样才能在run_test()里不加case名的情况下跑通仿真。  ...2 超超0508 2022-4-28 135532 verify0906 2022-5-13 22:13
[求助] ncverilog 调用verdi无法识别$fsdbDump和$fsdbDumpvars sxg1647606637 2022-3-16 94167 sxg1647606637 2022-5-13 14:49
[求助] sv 约束除某个值以外的其他值的权重 zhangdeshuai 2022-5-12 42205 zhangdeshuai 2022-5-13 13:54
[求助] uvm打印时间精度问题 verify0906 2022-5-7 42123 verify0906 2022-5-11 08:57
[求助] 关于Simvision字体大小、格式 nannan666 2022-5-10 02226 nannan666 2022-5-10 10:59
[求助] reg wire类型混用 仿真不报错 Xx西西 2022-5-10 01722 Xx西西 2022-5-10 10:36
[求助] systemverilog、modelsim ron545 2014-3-26 65250 WenChen 2022-5-9 21:01
[求助] 请问大佬这req例化失败怎么调试 追乐人66 2022-5-8 32036 gaurson 2022-5-9 19:08
[求助] 请问大佬Questasim如何查看例化的sequence 追乐人66 2022-5-8 11498 Xx西西 2022-5-9 11:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-9 18:30 , Processed in 0.018843 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块