什么是bit粘连

zhangjilong

有三个关于验证的问题，希望帮忙解答下：

1. 什么是bit粘连，什么是地址粘连。为什么验证时发送555或aaa就可以验证出是否有粘连？
2. 在uvm环境复用下级环境时，复用各个agent中refmodel是由哪些需要注意的？

3. rtl中case。。。default。。。语句中，通过分析覆盖率，发现根本无法覆盖到default分支，那么此时应该怎么办？

mikyli

1. Design 设计时由于错误，将bit m和 bit n的值都等于一个寄存器bit值，就是bit粘连。地址粘连是2个地址都赋予了相同的内容。
3. code coverage exclude

zhangjilong

谢谢，
我还有一个问题，寄存器读写测试时，对每个寄存器都写，写完之后再全读一下；还要对单个寄存器进行写读，然后再下一个寄存器写读。。。；这两个操作有什么不同么？

gaurson

为了判断不同寄存器所在地址域段的译码逻辑是否有问题，也可以判断对同一域段的寄存器一写一读之间的时序是否没问题。有些设计时序错了，可能写OK了，结果读的时序错了。连写连读可能没有问题，但读写跳变就会有问题。

zhangjilong

gaurson 发表于 2020-8-11 19:51
为了判断不同寄存器所在地址域段的译码逻辑是否有问题，也可以判断对同一域段的寄存器一写一读之间的时序是 ...

一写一读可以判断出这个寄存器读写逻辑是否有问题，这个我明白了。谢谢了。
那么全写全读是为了什么呢?能举个具体点的例子么？

gaurson

不仅仅是读写逻辑单独看哦，是读写连起来看对不对。全写全读，我理解就是看看地址连续性、写和写之间、读和读之间的时序。

mcm908911

1. 什么是bit粘连，什么是地址粘连。为什么验证时发送555或aaa就可以验证出是否有粘连？
实际上，作为一个老员工，最近我就在思考bit粘连完备性的问题，我可以很明确回答你，发送5555,aaaa并不能解决bit粘连问题。现在已经过了两年了，你可以思考一下为什么。回复我一下，互相探讨

Ralphjh

bit粘连会不会有多种情况，左右粘连、上下粘连，叠肩粘连，这些可能在芯片测试中会出现；

anpengfei

形式验证可以验全吗？