在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 2 |主题: 6757|排名: 23 

[求助] systemverilog $cast的使用 attachment  ...2 xuhaoee 2015-1-3 108978 许晴125 2022-2-10 15:19
[求助] uvm_set_verbosity用法 attach_img  ...2 新嘴小王安子 2022-2-8 104643 新嘴小王安子 2022-2-10 10:48
[讨论] uvm在ic验证里的重要性 新人帖 xhasy 2022-2-8 32020 gaurson 2022-2-9 18:16
[求助] 多domain,run_time_phase的sync attach_img 许晴125 2022-1-24 42204 许晴125 2022-2-9 11:32
[求助] 跑PEX出现问题 zhanggd 2013-8-7 45248 晬婴 2022-2-8 19:14
[原创] dp动态切换分辨率和刷新率的原理和流程是什么? 新人帖 attach_img Tyrion_Ye 2022-1-29 21748 Tyrion_Ye 2022-2-8 12:47
[求助] UVM objection attach_img  ...23 许晴125 2022-1-20 246747 xue_tianli 2022-2-4 22:06
[求助] irun 仿真问题 fengzhiyong123 2022-1-18 82173 xue_tianli 2022-2-4 22:02
[求助] systermc 内建函数 attach_img 许晴125 2022-1-27 12076 许晴125 2022-1-27 14:07
[解决] 删除 janlesion 2022-1-27 01859 janlesion 2022-1-27 11:17
[求助] xcelium获取sram例化层次和对应的module名 a7565169 2022-1-27 01622 a7565169 2022-1-27 10:03
[求助] 用sv写了一个小模块,想打印出字符串的信息,但是terminal里没有显示打印的信息 attach_img sxg1647606637 2022-1-26 41835 sxg1647606637 2022-1-27 08:48
[求助] uvm中有BFM吗是不是就是driver ? mil818 2014-12-12 45032 大瑞飞飞 2022-1-26 17:32
[求助] irun/xrun如何得到例化的层次和路径 a7565169 2020-6-3 93727 a7565169 2022-1-26 16:02
[求助] cosim数模混合仿真 lmin 2012-4-26 44806 fenlido 2022-1-26 11:19
[求助] synopsys uvm lab问题 attach_img zhangdeshuai 2020-2-23 84694 zhangdeshuai 2022-1-24 15:11
[求助] Synopsys ahb vip中ahb slave agent 中monitor抓到的transaction怎么送出来 枫舞 2022-1-20 92478 枫舞 2022-1-21 16:05
[求助] 请教关于交叉覆盖率 ignore bins问题 新人帖 veryIC 2022-1-20 21863 anpengfei 2022-1-20 20:27
[求助] 关于IP中异步REG的确定 新人帖 attach_img GalaxyM 2022-1-17 42173 GalaxyM 2022-1-20 12:27
[求助] UVM的重载及main_phase  ...2 hillhwchen 2022-1-17 135805 笃定 2022-1-19 11:22
[求助] UVM 源代码 uvm_create_random_seed() attach_img 许晴125 2022-1-18 83837 许晴125 2022-1-18 18:00
[求助] 关于uvm_integral_t的疑问 attach_img anpengfei 2022-1-15 61711 anpengfei 2022-1-18 11:19
[求助] 使用键盘上的某一个功能键(比如说F10)代替 某一种shell里输入的命令+enter allright0218 2022-1-7 22006 my2817 2022-1-18 10:23
[原创] [原创] 请问covergroup一般写在哪个模块? attach_img 追乐人66 2022-1-16 42386 manyoutian 2022-1-17 17:32
[求助] uvm里的main_phase、build_phase不写virtual是不是没什么问题? attach_img a1872040489 2022-1-15 21853 fengzhiyong123 2022-1-16 12:07
[求助] verdi自动重载波形 allright0218 2022-1-7 11794 zhangdeshuai 2022-1-13 18:42
[求助] 求助:UVM中如何获得读出来的数据? oscillator_cn1 2013-5-17 84128 付姣姣 2022-1-13 17:11
[求助] UVM仿真时间为0,无法启动sequence,求帮忙? attachment xidianstudent 2017-12-10 35710 付姣姣 2022-1-13 17:02
[求助] 跪求启芯工作室关于UVM和systemverilog的视频 attach_img  ...23456..8 yyff530 2017-7-12 7938768 kkw 2022-1-13 09:33
[原创] systermverilog $srand(seed) seed 设置不成功 attach_img 许晴125 2022-1-6 52377 许晴125 2022-1-12 16:07
悬赏 [求助] lvs识别路径不对 - [悬赏 10 信元资产] attach_img 郑伟 2022-1-5 31680 zhizhu2017 2022-1-11 14:47
[求助] factory工厂机制创建实例化类 新人帖 cxd370830 2022-1-10 11393 eaglezhang01 2022-1-11 10:17
[原创] 关于ubuntu 20安装vcs 2016后编译错误问题 - [阅读权限 10] Iaybf 2022-1-10 040 Iaybf 2022-1-10 17:47
[求助] initreg选项是否会影响urg合并功能覆盖率数据? houbx95 2022-1-10 01619 houbx95 2022-1-10 11:24
[求助] SV 仿真time region event的思考与疑问 viviy 2022-1-8 21415 viviy 2022-1-8 17:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 17:45 , Processed in 0.029075 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块