在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 4 |主题: 6938|排名: 27 

[求助] 有没有老哥用过vcsmx混合仿真vhdl+verilog啊,遇到了一点问题 小蒙同学 2019-10-30 95933 xiucaijunjun 2022-4-18 14:35
[求助] windows下怎么不打开GUI界面进行QuestaSIM仿真 qleenju 2022-4-15 22148 qleenju 2022-4-18 08:01
[求助] 求教:VCS仿真加速的方法!  ...2 leivawu 2012-6-23 1627122 luowentao 2022-4-17 20:06
[求助] 我做了一个折叠共源共栅运放,但是改变晶体管长L并不能增大运放增益 major948 2022-4-15 31854 fengtao123 2022-4-16 21:59
[转贴] 双全桥电机驱动 MS3142 XBW18025319604 2022-4-15 01599 XBW18025319604 2022-4-15 15:02
[求助] run_test在module中启动规范吗? - [悬赏 50 信元资产] a1872040489 2022-4-14 32121 a1872040489 2022-4-15 11:05
[讨论] 大家怎么接私活的?  ...2 Distent 2022-4-11 115575 Distent 2022-4-15 09:26
[求助] QuestaSIM仿真时如何用命令改变testbench中的parameter参数 qleenju 2022-4-7 11640 qleenju 2022-4-15 09:02
[求助] OTP model的vcs验证 melinda_li 2022-4-13 11902 A1985 2022-4-13 16:35
[求助] 如何测latchup 苏沐 2017-6-30 99083 hwynhh@163.com 2022-4-13 10:29
[讨论] 关于输出数据时,希望时钟沿可选的结构方案 桅杆 2022-4-12 01670 桅杆 2022-4-12 20:45
[解决] verilog与VHDL混合仿真的问题 becky9411 2022-4-11 32509 becky9411 2022-4-12 11:43
[求助] 请问UVM中如何通过后门方式写和读内部的ram 新嘴小王安子 2022-4-11 31848 新嘴小王安子 2022-4-12 11:41
[原创] 标志位或者状态寄存器的flag bit该如何验证呢 yueyuedong 2022-4-8 41990 eaglezhang01 2022-4-11 18:43
[资料] 高精度 模数转换器 MS5175 XBW18025319604 2022-4-11 01695 XBW18025319604 2022-4-11 17:23
[解决] MS8311替代AD8605 XBW18025319604 2022-4-11 11966 XBW18025319604 2022-4-11 17:18
[求助] 在sequence如何直接利用路径访问DUT的信号  ...2 barbossa 2022-4-7 136077 yjcruz 2022-4-9 21:35
[求助] 分配的项目搞不定要辞职么 Miracle~ 2022-4-6 62016 qsh123_123 2022-4-7 14:03
[求助] 有大佬遇到这种情况吗?写一个UART 追乐人66 2022-4-5 11901 易素心 2022-4-6 15:07
[求助] 利用寄存器模型访问寄存器阻塞住了 free2021 2022-4-2 21992 free2021 2022-4-6 11:21
[求助] DesignWare的i2c模型如何使用SMBus模式 navy11 2022-4-6 02011 navy11 2022-4-6 11:03
[原创] MS5182N替代AD7682 XBW18025319604 2022-4-6 01752 XBW18025319604 2022-4-6 10:52
[原创] MS5192T/MS5193T替代AD7792/AD7793,帮你轻松解决货源问题 新人帖 XBW18025319604 2022-4-6 01719 XBW18025319604 2022-4-6 10:46
[求助] 家人们,UVM寄存器模型中update是怎样更新DUT中的寄存器的 zph790548624 2022-4-4 11470 追乐人66 2022-4-5 11:28
[求助] VCS后仿遇到Timing violation问题请教  ...2 raindroper 2015-5-20 1713335 dyt99 2022-4-4 17:54
[求助] 数模混仿,vcs+xa问题请教 1304284523 2022-3-25 12137 Asurei 2022-4-2 19:01
[求助] 什么是可重构随机测试程序生成器? 追乐人66 2022-3-25 21406 eaglezhang01 2022-4-2 16:15
[求助] python调用vcs仿真 verify0906 2022-3-25 42874 qsh123_123 2022-4-2 15:15
[转贴] 寄存器模型中前门访问和后门访问 追乐人66 2022-3-31 12393 qsh123_123 2022-4-1 12:27
[求助] UVM factory create_component_by_name  ...2 许晴125 2022-3-30 134829 许晴125 2022-4-1 09:07
[求助] 改行的DV新人怎么提升自己的水平 新人帖 Miracle~ 2022-3-29 71898 Miracle~ 2022-3-31 16:59
[求助] 求助,uvm报了如下错误该咋办呢,把我sequence kill了。 Miracle~ 2022-3-31 12396 Miracle~ 2022-3-31 16:56
[求助] 【求助】verilog双向端口测试问题 dft2009 2009-12-29 67399 carloy 2022-3-31 10:27
[求助] 求教VCS编译单个简单模块就卡死是什么原因  ...2 open82977352 2016-10-11 128298 yuanpin318 2022-3-31 10:13
[求助] phase运行问题 lhy624689564 2022-3-29 42817 fengzhiyong123 2022-3-30 16:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-9 18:22 , Processed in 0.017965 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块