设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › DDR4 写时序
返回列表 发新帖
查看: 1994|回复: 3

[求助] DDR4 写时序

[复制链接]
beny75
发表于 2022-4-23 11:44:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问有哪位使用过 Micron 的 DDR4 mode l做过仿真？是否碰到过以下信息？具体是什么错误？

Expecting dqs to toggle around write burst @xxx ns


多谢！

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复

举报

aegeus
发表于 2022-4-23 15:18:09 | 显示全部楼层
看上去是controller发出的dqs时序不对。
dqs是ddr data strobe信号，双向。在write operation时，dqs和dq是controller发出，一般controller会做writer leveling，保证发出的dqs和dq bus中间对齐；read operation时，dqs和dq是ddr颗粒输出，是沿对齐，controller内部会进行read leveling。
回复 支持 反对

举报

beny75
 楼主| 发表于 2022-4-23 22:41:16 | 显示全部楼层


aegeus 发表于 2022-4-23 15:18
看上去是controller发出的dqs时序不对。
dqs是ddr data strobe信号，双向。在write operation时，dqs和dq是 ...


谢谢。但从waveform看，报错的那个时刻，dqs确实在dq的中间。
回复 支持 反对

举报

gushenglin
发表于 2022-4-24 09:50:55 | 显示全部楼层
可能是波形上的实际write latency和写入进ddr4的参数值不一致
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:23 , Processed in 0.016872 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表