在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 0|主题: 6938|排名: 23 

[求助] systermc 内建函数 许晴125 2022-1-27 12359 许晴125 2022-1-27 14:07
[解决] 删除 janlesion 2022-1-27 02212 janlesion 2022-1-27 11:17
[求助] xcelium获取sram例化层次和对应的module名 a7565169 2022-1-27 01862 a7565169 2022-1-27 10:03
[求助] 用sv写了一个小模块,想打印出字符串的信息,但是terminal里没有显示打印的信息 sxg1647606637 2022-1-26 42387 sxg1647606637 2022-1-27 08:48
[求助] uvm中有BFM吗是不是就是driver ? mil818 2014-12-12 45519 大瑞飞飞 2022-1-26 17:32
[求助] irun/xrun如何得到例化的层次和路径 a7565169 2020-6-3 94511 a7565169 2022-1-26 16:02
[求助] cosim数模混合仿真 lmin 2012-4-26 45237 fenlido 2022-1-26 11:19
[求助] synopsys uvm lab问题 zhangdeshuai 2020-2-23 85383 zhangdeshuai 2022-1-24 15:11
[求助] Synopsys ahb vip中ahb slave agent 中monitor抓到的transaction怎么送出来 枫舞 2022-1-20 93246 枫舞 2022-1-21 16:05
[求助] 请教关于交叉覆盖率 ignore bins问题 新人帖 veryIC 2022-1-20 22348 anpengfei 2022-1-20 20:27
[求助] 关于IP中异步REG的确定 新人帖 GalaxyM 2022-1-17 42793 GalaxyM 2022-1-20 12:27
[求助] UVM的重载及main_phase  ...2 hillhwchen 2022-1-17 136921 笃定 2022-1-19 11:22
[求助] UVM 源代码 uvm_create_random_seed() 许晴125 2022-1-18 84723 许晴125 2022-1-18 18:00
[求助] 关于uvm_integral_t的疑问 anpengfei 2022-1-15 62117 anpengfei 2022-1-18 11:19
[求助] 使用键盘上的某一个功能键(比如说F10)代替 某一种shell里输入的命令+enter allright0218 2022-1-7 22322 my2817 2022-1-18 10:23
[原创] [原创] 请问covergroup一般写在哪个模块? 追乐人66 2022-1-16 43044 manyoutian 2022-1-17 17:32
[求助] uvm里的main_phase、build_phase不写virtual是不是没什么问题? a1872040489 2022-1-15 22226 fengzhiyong123 2022-1-16 12:07
[求助] verdi自动重载波形 allright0218 2022-1-7 12384 zhangdeshuai 2022-1-13 18:42
[求助] 求助:UVM中如何获得读出来的数据? oscillator_cn1 2013-5-17 84714 付姣姣 2022-1-13 17:11
[求助] UVM仿真时间为0,无法启动sequence,求帮忙? xidianstudent 2017-12-10 36245 付姣姣 2022-1-13 17:02
[求助] 跪求启芯工作室关于UVM和systemverilog的视频  ...23456..8 yyff530 2017-7-12 7942597 kkw 2022-1-13 09:33
[原创] systermverilog $srand(seed) seed 设置不成功 许晴125 2022-1-6 52855 许晴125 2022-1-12 16:07
[求助] lvs识别路径不对 - [悬赏 10 信元资产] 郑伟 2022-1-5 32169 zhizhu2017 2022-1-11 14:47
[求助] factory工厂机制创建实例化类 新人帖 cxd370830 2022-1-10 11684 eaglezhang01 2022-1-11 10:17
[原创] 关于ubuntu 20安装vcs 2016后编译错误问题 - [阅读权限 10] Iaybf 2022-1-10 041 Iaybf 2022-1-10 17:47
[求助] initreg选项是否会影响urg合并功能覆盖率数据? houbx95 2022-1-10 01864 houbx95 2022-1-10 11:24
[求助] SV 仿真time region event的思考与疑问 viviy 2022-1-8 21917 viviy 2022-1-8 17:46
[求助] system verilog 随机约束求助 tonglvyi 2013-12-18 63994 你好_阿欧 2022-1-8 11:44
[求助] gvim的复制粘贴按钮有快捷键吗? allright0218 2022-1-7 52729 飞翔的马甲 2022-1-7 16:28
[求助] gvim 的 ctrl+I ctrl+o有什么区别? allright0218 2022-1-7 02365 allright0218 2022-1-7 09:47
[原创] FHDB_diag_err.log错误文件 robbenhu 2019-6-26 33127 mila07 2022-1-5 14:02
[求助] 后仿验证抓跨时钟域的同步寄存器的方法 watertree 2022-1-1 52546 watertree 2022-1-5 06:24
[求助] verdi中信号无法添加? 桅杆 2019-4-4 610601 carloy 2022-1-4 15:43
[求助] 这个timescal文件夹怎么设置? Yin566 2022-1-3 42114 Yin566 2022-1-4 12:54
[求助] 需要修调绝对阻值的电路应该如何验证完备性? 红红的西瓜 2022-1-4 02020 红红的西瓜 2022-1-4 11:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 04:32 , Processed in 0.019186 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块