设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (102) |订阅

IC验证讨论 今日: 0|主题: 6733|排名: 17 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 关于fork_join问题  ...2 liaoyh123 2021-5-17 103464 liaoyh123 2021-5-20 07:23
[原创] IC验证工程师如何写专利  ...2 litterstrong 2015-7-1 127925 zuiqiangzhe 2021-5-19 10:44
[求助] Cadence的AMS混和仿真中引用spectre netlist为什么看不见netlist部分的内部信号 hawkwgp 2011-8-2 56749 wsp2011 2021-5-17 17:13
[求助] 使用nc_verilog 进行 systemc 和 verilog 联合仿真 遇到问题 邹青云 2021-5-15 01485 邹青云 2021-5-15 10:55
[求助] 请教一个环境变量设置的问题 logue 2021-5-13 41683 kk2009 2021-5-15 02:10
[求助] vcs 分布编译怎么使用 attach_img logue 2019-12-1 73009 logue 2021-5-14 22:58
[原创] DVT Eclipse IDE windows和linux(ubuntu和centos7)安装指南 attach_img gyx3598 2021-5-13 21976 gyx3598 2021-5-14 16:08
[求助] synopsys dw_apb_ssi 卑尔根的冬天 2021-5-14 01838 卑尔根的冬天 2021-5-14 15:02
[求助] 用cadence irun工具跑uvm实战中的7.2例子报dpi错误 新人帖 attach_img 转折点 2020-10-14 32165 转折点 2021-5-13 15:06
[求助] 为何DC综合时filelist少了几个模块文件不会报error只是warning attach_img anpengfei 2021-5-12 41335 anpengfei 2021-5-13 13:50
悬赏 [求助] default_sequence设置问题 - [悬赏 100 信元资产] w819161899 2021-5-12 52507 w819161899 2021-5-13 10:34
[求助] 在UVM中，为何每个class定义里面都有一个new函数？这个函数的作用 mil818 2014-12-8 77495 gamenanhai 2021-5-12 21:42
[求助] uvm平台中，top层如何访问下层比如driver中变量？ 新人帖 isliuhui 2021-5-10 71369 isliuhui 2021-5-12 16:44
[求助] 不带参数的话，sequencer是不是可以启动任何一个sequence viviy 2021-5-7 41355 anpengfei 2021-5-12 16:34
[求助] 求助论坛前辈，双非材料硕士背景存在转IC验证可能性吗 新人帖  ...2 言笑晏晏 2020-6-9 174418 PLUTO.L 2021-5-11 14:14
悬赏 [求助] 关于A10的IP验证出现TWENTYNM_FP_MAC_ENCRYPTED Ubound component问题求助 - [悬赏 200 信元资产] attachment dzplay 2017-7-7 24025 hossam_fadeel 2021-5-10 14:09
悬赏 [求助] finesim 仿真报 warning: Following MOS()' operating voltages exceed cache range 新人帖 - [悬赏 100 信元资产] wushiyiqu 2021-5-9 01566 wushiyiqu 2021-5-9 14:27
[求助] VCS后仿的反标问题！！！题目要长长长长长长长长！！ tianjiang 2014-11-7 93861 食物 2021-5-8 20:37
[讨论] 想问问大家，查看systemverilog代码都使用的什么工具？ attach_img  ...2 hh199203 2021-4-29 123512 ygx0225 2021-5-6 20:42
[讨论] 请教各位，vcs仿真，verdi查看波形，部分信号是无法查看 attachment ppeezz 2019-1-9 77906 wuchangchun866 2021-5-6 14:39
[求助] IC数字验证求助 新人帖  ...2 AHWJ_JG 2020-10-26 143850 etomaster 2021-5-6 11:31
[求助] 阿里平头哥和字节DV如何选择？ 新人帖 qswhy 2021-5-5 41861 qswhy 2021-5-5 23:11
[求助] vcs仿真问题求助各位大佬 liaoyh123 2021-5-1 61416 liaoyh123 2021-5-5 13:34
[求助] [求助]verdi出错Can't open display: unix:0 gui401 2017-11-24 47567 yetping 2021-4-30 14:03
[求助] UVM多地址的寄存器模型 hanzc0927 2021-4-29 11493 hanzc0927 2021-4-30 13:35
[求助] /usr/bin/ld: unrecognized option '-plugin' 错误 janlesion 2021-4-30 0940 janlesion 2021-4-30 11:56
[求助] uvm 1.1a example中ubus！！ attach_img liaoyh123 2021-4-14 61731 liaoyh123 2021-4-29 19:10
[讨论] 无法显示vip models和examples randolpha 2021-4-28 01522 randolpha 2021-4-28 00:15
[原创] coverage merge脚本 anpengfei 2021-4-16 51938 anpengfei 2021-4-27 19:32
[求助] modelsim +define+没法加入宏 新人帖 attach_img 雨打梨花深闭门 2021-4-26 22351 雨打梨花深闭门 2021-4-26 22:49
[求助] 求助 vcs收集代码覆盖率不成功 新人帖 attach_img  ...2 xiaoxiaoqi 2020-10-21 157269 新嘴小王安子 2021-4-25 19:38
请问SystemVerilog里面实数的除法如何实现？ xiaobenyi 2008-5-3 69614 savin_123 2021-4-25 14:34
[资料] UVM 学习笔记 fengduzhuo 2020-6-11 23626 jeffej 2021-4-24 21:05
[求助] 搭建UVM平台验证I2C slave，driver及monitor的写法请教 Herrywl 2016-12-26 98274 jeffej 2021-4-24 20:26
[求助] 关于`uvm_do系列宏的疑问 569812499 2021-4-14 62066 li5panlong 2021-4-22 17:25
下一页 »
1 ...545556575859606162... 193下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 00:00 , Processed in 0.027063 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块