在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (110)|订阅

IC验证讨论 今日: 1 |主题: 6938|排名: 23 

[求助] VNC右侧出现滚动栏怎么·解决· 新人帖 navy11 2021-10-11 11899 zhangguo1286 2021-10-11 11:43
[求助] UVM实战2.2.1实验求助! 新人帖 三色阳光 2021-10-5 42303 神兽之花 2021-10-11 07:54
[调查] 验证人员必须搞清楚设计的每一行代码么?  ...23 飞扬紫百合 2021-7-3 2110708 logue 2021-10-9 18:20
[求助] 想学习ic验证,不太清楚要学些什么  ...2 啦啦啦123456 2021-10-1 125570 啦啦啦123456 2021-10-9 15:25
[求助] 关于functional pattern fault simulation shundudu 2013-2-1 43950 YouHKH 2021-10-8 23:39
[求助] 用irun来仿真systemVerilog 1033179387 2015-4-2 54220 bbli6913 2021-10-8 11:26
[讨论] CPU的发展方向 新嘴小王安子 2021-9-28 52467 新嘴小王安子 2021-10-8 09:37
[求助] 江湖救急,questasim安装了key driver那个驱动程序怎么办 啦啦啦123456 2021-10-3 11851 啦啦啦123456 2021-10-5 14:58
[求助] 数字模拟混合仿真遇到问题 logue 2021-10-5 02556 logue 2021-10-5 14:38
[求助] 为什么irun的这些选项会分±呢? logue 2021-9-28 32096 logue 2021-10-4 21:59
[原创] VCS加了+neg_tchk选项,负值的hold time为什么被反标为0?  ...23 duke1982 2011-12-13 2725237 shangxinchao 2021-10-2 10:07
[资料] 高频逆变器 frex-nk 2014-5-26 32912 shangxinchao 2021-10-2 10:00
[讨论] 问下你们设计人员代码里assertion加的多吗?  ...2 年轻的韭菜 2019-7-3 186838 bbli6913 2021-9-30 14:03
[招聘] ASIC验证和设计内推(上海,北京,西安,成都) kkz-123 2021-9-29 01782 kkz-123 2021-9-29 15:53
[求助] cadence自动生成rgm的工具叫什么 chenfengrugao 2015-7-2 43466 naonaoli 2021-9-29 15:22
[求助] testbench coverage - [悬赏 20 信元资产] 13585652748 2021-9-15 73156 starsmile1 2021-9-28 23:12
[求助] 乙受到收到 logue 2021-9-25 32615 新嘴小王安子 2021-9-28 10:38
[求助] uvm 为什么要import package不用include整个include进来?  ...2 kalwen 2018-1-8 1816727 空白MAX 2021-9-26 09:36
[招聘] BAT大厂招聘RISC-V验证 上海/北京,有意者私聊 chrissirhc 2021-7-27 62512 chrissirhc 2021-9-25 23:04
[求助] ncverilog如何保存中断的仿真程序 - [悬赏 20 信元资产] 大卓 2021-9-24 02329 大卓 2021-9-24 18:44
[原创] sequence机制 新人帖 gblalp 2021-9-24 22189 gblalp 2021-9-24 17:08
[求助] “Versatile UVM Scoreboarding” source code - [悬赏 100 信元资产] lvyisu123 2021-9-19 22274 lvyisu123 2021-9-23 19:18
[求助] 求imc(Integrate Metrics Cener)的安装包 xiaohuangyi 2021-9-14 32219 xiaohuangyi 2021-9-23 17:04
[求助] 岗位选择 心风绝影 2021-9-14 63120 心风绝影 2021-9-23 10:54
[讨论] 仿真过程中x态对电路造成的影响 lalala. 2020-11-16 43650 mioyo 2021-9-22 14:39
[讨论] 阵列初始化和仿真性能问题  ...2 zhangdeshuai 2021-9-14 186229 zhangdeshuai 2021-9-22 13:44
[讨论] I2c vip做slave所接收到的数,在vip那个组件中可以打印出来 zhuqian1213 2021-9-3 42522 mioyo 2021-9-21 19:52
[原创] cpu core验证 Cpual333 2021-9-16 63350 Cpual333 2021-9-21 09:56
[求助] 顶层的run_test前加延时为什么会有fatal告警? 新人帖 Darren.Zhang 2021-9-17 72358 tjulwt1991 2021-9-21 08:14
[原创] vmm和uvm中scoreboard的区别 whwjez 2016-12-7 54337 tjulwt1991 2021-9-21 08:10
[求助] UVM scoreboard的编写 whwjez 2017-2-4 33607 飞翔的马甲 2021-9-20 21:58
[原创] vcs ucli问题 hdl1016486425 2021-9-4 12557 史蒂夫罗杰斯 2021-9-17 15:00
[求助] systemverilog中monitor的使用 新人帖 大卓 2021-9-16 22391 大卓 2021-9-17 10:57
[资料] ISP中lens shading矫正,简单的理解,整理不易;附加是程序和图片帮助理解 abner_cheng 2019-12-15 29302 lature 2021-9-16 14:08
[讨论] 数字版图eco之后如何回到代码级别的功能仿真? 桅杆 2021-9-14 32268 桅杆 2021-9-16 11:50
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 09:50 , Processed in 0.017944 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块