在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1360|回复: 1

[求助] fpga后仿

[复制链接]
发表于 2022-6-8 18:03:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 verify0906 于 2022-6-8 18:05 编辑

  求教下大佬,
   altera的fpga可以用vcs做后仿吗,编译和反标都没啥问题,然后一到simv的时候就崩了,一堆libc.o main等的报错
   quartus调modelsim是可以跑得,然后今天看反标文件,里面写着
   “This SDF file should be used for ModelSim (Verilog)only”
   请问这个还有救吗。。。
发表于 2022-6-9 17:40:59 | 显示全部楼层
1、最好把VCS跑的报错,选几个典型的,发来看看;
2、quartus可以跑,但你的意思是没有反标成功,是这样吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 12:31 , Processed in 0.013350 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表