uvm验证平台中axi的vip怎么加延时到dut上

isliuhui

求助各位前辈，如题，我要做后仿，dut做axi的从机，axi-vip做主机给dut发包，现在需要把dut的输入信号延时200ps，求助各位怎么搞？是vip里面有这种可配置的地方，还是要在连接接口上做文章？我是在uvm环境中包了vip提供的interface，然后在top中直接例化dut，例化的时候把vip 的interface连上去了。

rfvijn112

看vip文档driver里能不能直接加延时

saipolo

需要这样做？如果大厂vip没有实现这样的接口，那通常就说明你这需求很鸡肋，可能是你领导想当然要你做的。

miccjiang

可以加延迟到你给vip的clk上，或者在top上面定义wire连接interface和dut，在wire上加延迟；

dtyuzhou

interface上有setup hold可以设置的。不过是针对的一组信号进行设置的。S家的VIP采用的是一个宏来进行定义的，修改一下这个宏的值就可以了。如果要使用多个总线的话，可能需要修改interface接口，毕竟宏是全局的。
但是如果每一条线的延时都很大的话，就可能比较麻烦，不过一般后端不会这么处理的。

isliuhui

miccjiang 发表于 2021-6-10 13:41
可以加延迟到你给vip的clk上，或者在top上面定义wire连接interface和dut，在wire上加延迟； ...

谢谢回复，重新包了一层接口，有效。

芯际老男孩

你好，我用的是C家的VIP，以前在interface中看到过有INPUT_SKEW这个参数，但我做前仿没有这个需求所以也没试过，有需要的话可以试一试。

zhonglaiguo

楼主，请问一下，这个接口还有agent是怎么加进去的，我加进去怎么老是报错

isliuhui

同意回复一下，在外面重新包了一层，然后用assign连接，可以给延时

qsh123_123

isliuhui 发表于 2021-11-2 15:50
同意回复一下，在外面重新包了一层，然后用assign连接，可以给延时

这种方式不太好，毕竟你外面包多一层相当于多了一层电路结构。
既然你用了AXI的VIP，它的VIP配置里面铁定会有延迟可以加进去的。
假如你买的是商业的VIP，一般在它VIP的build_phase中会有个config的class，里面分别配置当前vip的各种配置信息，只要VIP开放了对应的可配置延迟信息就可以在此时加进去，或者直接在上一层（如env）的build_phase中直接对VIP实例化的cfg属性进行修改，这是最安全的做法——因为你可以独立的对不同的VIP进行延迟信息配置，商业VIP一般都有这种配置，起码就我用过的S家的AXI VIP就有延迟加进去的属性。你可以查一下VIP开放的可配置属性里面有没有你想要的延迟信息

另外，上面有人说用VIP自定义的macro的方式更改，这个方法我也试过，但并不好使，原因有这几点：
1，直接更改VIP的宏，会导致所有的VIP对应属性都一起更改，假如你用了多个同类的VIP（例如挂载了多master或多slave的AXI VIP），直接改宏是做不到每个VIP的device配置不同属性的；
2，一般VIP的配置里面都有默认配置值（如延迟默认给最低或宏定义范围内随机），这个默认值会在VIP的build_phase中的configure类中进行参数输入，而一旦你例化了这个configure的类并通过configdb set进去了，它最终的配置值就是最后set进去的值，而宏定义里面的值是在一开始编译VIP组件的时候就进去VIP的类里面的，因为宏配的值在前面，set的值在后面，所以宏定义的值会被环境后面configdb配进去的值覆盖（除非用了ifdef/ifndef保护起来)