reference modle输出数据只有前面一部分

jingfanchanshi

飞翔的马甲 发表于 2021-11-17 11:46
这种问题，定位的时候肯定是首先打印出input数据，先确定输入的数据对不对，再看其他的。另外，楼上说的对 ...

我的input打印出来比对过，没有问题的。所以不知道输出这里怎么就是不对

sfc19910705

1.在sequence里面进行raise/drop objection
2.把sequence发的transaction num想个办法告诉ref model,不要用while(1)
3.fclose应该也不会正常执行，很难讲文件流的状态

eaglezhang01

jingfanchanshi 发表于 2021-11-17 13:06
是因为我的输入是6000个，2个128bit最后通过运算结果得到一个128bit，所以最后输出是3000个128bit的数据 ...

你的意思就是port.get预期要执行3000吧？是的话你就在port.get后加一个打印，看是否打印了3000次吧

jingfanchanshi

sfc19910705 发表于 2021-11-17 13:46
1.在sequence里面进行raise/drop objection
2.把sequence发的transaction num想个办法告诉ref model,不要用 ...

是的，应该在sequence进行objection操作的，sequence不是我写的，具体的代码也无法看到。我的reference modle如果不进行objection操作就不发挥作用了，所以我才加的。现在我把reference modle的任务main_phase改成run_phase一切已经正常进行啦，感谢

jingfanchanshi

eaglezhang01 发表于 2021-11-17 15:59
你的意思就是port.get预期要执行3000吧？是的话你就在port.get后加一个打印，看是否打印了3000次吧 ...

把任务从main_phase改成run_phase了，不在reference modle进行objection操作。现在仿真能正常退出，输出的结果也都对了，感谢你们的建议

eaglezhang01

jingfanchanshi 发表于 2021-11-18 10:10
把任务从main_phase改成run_phase了，不在reference modle进行objection操作。现在仿真能正常退出，输出 ...

你的port.get这个port是和什么port相连的没展示出来，如果中间没经过fifo存数据那出现你改了phase就正确了是完全说的通的，看不到这个信息就不继续讨论，这也是我昨天一直建议你打印port.get有没有真正的拿到数据，因为看你怀疑的部分是没有问题的，1.昨天提了objection的问题，你只需要记住被动的component不要用objection，你就forever的抓数据就行了，objection放在主动端，2.被动的component应该用run_phase 不要用main_phase，而主动的发数据用main_phase不要用run_phase，3.最后一个小点，这里的port用的也不好，如果是已经用analysis fifo了，没有必要再像你这么用，你这种用法应该是张强的书上讲的，这个点他讲的不好，有更简单的，如果没有用fifo，建议用fifo，简单的3个点，需要一定的功力才能领悟到，不理解就先记着吧

jingfanchanshi

eaglezhang01 发表于 2021-11-18 11:15
你的port.get这个port是和什么port相连的没展示出来，如果中间没经过fifo存数据那出现你改了phase就正确 ...

感谢前辈，收益匪浅。有些东西摸索尝试着走通了也有点迷迷糊糊，看了你说的再仔细一想事情确实就应该这样做。我那里的连接用了analysis FIFO，就是按照张强的书上做的，哈哈，我还是小白，看着书上讲的挺有道理就照着做

eaglezhang01

jingfanchanshi 发表于 2021-11-18 16:35
感谢前辈，收益匪浅。有些东西摸索尝试着走通了也有点迷迷糊糊，看了你说的再仔细一想事情确实 ...

不客气哦，这玩意儿就是要多实践