在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1808|回复: 0

[原创] DDR 控制器的设计

[复制链接]
发表于 2021-11-17 22:42:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
  在DDR的控制器的设计中,最开始面临的挑战是效率的优化,即如何在给定的恶劣条件下能够做大效率的最大化。在引入了QOS以后,latency也是一个很大的挑战,需要保证关键命令的执行速度。所以好的控制器要做大效率最优的同时,也可以很好的处理QOS,尽快处理高优先级的命令,还需要小心的设计防饥饿的机制保证命令不会在队列中等待太久。也需要及时和验证组的同事沟通,搭建QOS的仿真和评估环境。
  LPDDR5新引入的CAS命令和WCK逻辑的控制也都是不小的挑战。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:05 , Processed in 0.012926 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表