Modelsim 后仿加载 SDF 问题求助！

lzl19860420

我用 Modelsim SE-64 2019.2 做后仿：
1. 新建 Project，ADD verilog 网表、Verilog Std Cell 库、Verilog Test Bench 激励；
2. Start Simulation，SDF 选项卡里添加 MAX 的 SDF 文件，Apply to Region 指向 Test Bench 中的模块例化名，并选择 Delay 为 MAX；
3. 选择 Design 中的 Verilog Test Bench 进行后仿。
但我查了波形，SDF 连线和 Cell 延迟数据并未加载，只加载了 Verilog Std Cell 库里 timescale 设置的时间单位乘以 Std Cell 中的时间系数
请教大家是哪一步不对呢？

saipolo

貌似你应该去fpga板块，但凡做ic的基本上不用modelsim/questasum，基本上不是vcs就是xrun。对modelsim那一套基本不熟悉