设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (140) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30260|排名: 12 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-2-27    
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 121258 穹学溟 3 天前
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...23456 james2007 2024-2-23 5432081 ronyeh 2024-5-29 21:57
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 815223 hzmscut 2024-5-24 16:35
  版块主题   
投票 [求助] 该学哪门语言？SystemVerilog VS SystemC  ...23456..26 albe2t 2011-11-22 256133033 Lavender888 昨天 22:59
投票 [调查] 数字IC设计硕士年收入起薪调查，自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6434390 wangchenglong 昨天 20:47
[资料] tsmc90nm standard cell可用于练习 attachment  ...23456..9 yangyanwen123 2020-8-2 8216273 tapas 昨天 19:16
投票 [讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？  ...2 Mr.F_zyd 2023-10-18 164098 binnq 昨天 16:56
[讨论] spyglass怎么屏蔽一些模拟模块？？ New scutlee 3 天前 188 dingql 昨天 16:11
[解决] vcs反标率如何查看 attachment  ...2 freemanhans 2023-2-1 112530 charleszh 昨天 15:35
[原创] CXL 2.0协议  ...23456..10 麦林炮娘 2020-11-22 9616068 cyljbhw 昨天 10:43
[求助] M系列的MAC上可以安装Synopsys家的软件吗 新人帖 New NIISICD 前天 17:40 299 xiaocat85 昨天 10:31
[求助] xilinx的BRAM使用 New zhang_cc 前天 15:14 190 xiaoxiaochen 昨天 00:31
[原创] PCIE x4 Gen2 高速数据传输， 包括所有源代码，驱动和PC端程序 attach_img digest agree  ...23456..311 gvi-tech 2015-12-21 3108322336 tapasvss 昨天 00:04
[求助] MIPI DPHY半双工带宽 New pds懒洋洋 前天 18:01 082 pds懒洋洋 前天 18:01
[求助] 求 soundwire spec 文档！ 新人帖 Tengtengteng 2024-5-31 2161 Tengtengteng 前天 17:01
[讨论] vivado卡在technology mapping 是什么意思？？？ scutlee 2024-5-8 6268 774110102 前天 16:50
[求助] 求助调试FPGA挂载NVME调试问题 New soul42667100 前天 15:46 062 soul42667100 前天 15:46
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 176112960 需要学点东西 前天 15:17
[讨论] PLL的输出时钟应该怎么约束？？ New scutlee 3 天前 3155 freemanhans 前天 14:01
[讨论] spyglass的模拟模块？？ New scutlee 前天 11:24 077 scutlee 前天 11:24
[求助] synplify XMR cross module reference 生成了black box icdv_后生 2024-5-26 1145 icdv_后生 前天 09:35
投票 [统计] 应届生毕业工作意愿方向调查 agree  ...2 固执的寻觅 2019-10-13 1913798 a2532927 前天 09:30
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3715319 小鸟探戈 前天 09:28
投票 [原创] 数字IC设计，硕士3年（本科4年）经验，月薪 helloamigos 2024-1-3 105129 胡了 前天 09:27
[讨论] AXI Axcache[1]与4K边界处理 New dreamer21 3 天前 190 dreamer21 3 天前
[求助] 镁光eflash模型 attachment  ...2 erli 2020-7-23 124260 z_zwh 3 天前
悬赏 [求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决] New tdtlsh 3 天前 198 puxiancheng 3 天前
[求助] ccs库计算 New fangwang85 3 天前 093 fangwang85 3 天前
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗？ albe2t 2024-6-6 0210 albe2t 3 天前
[求助] Spyglass power功耗分析怎么吃fsdb文件 New ty_xiumud 3 天前 163 ty_xiumud 3 天前
投票 [统计] 你是用VHDL还是用Verilog HDL？  ...23456..88 buley 2011-9-8 880196516 Wzh20040521 3 天前
悬赏 [求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产] New tdtlsh 3 天前 081 tdtlsh 3 天前
悬赏 [求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产] New tdtlsh 3 天前 078 tdtlsh 3 天前
关于DC综合的几个问题。望各位不吝指教！ 东方之子yj 2008-3-31 815181 liuhao8365 3 天前
[求助] 求IEEEpaper about I3C attachment kk2009 2024-2-27 5565 igolaps 3 天前
[讨论] vivado有syntax error files New scutlee 3 天前 168 A1985 3 天前
[求助] 学习ICC New 鹅鹅鹅丶 3 天前 077 鹅鹅鹅丶 3 天前
[讨论] vivado的操作怎么queued？？ scutlee 2024-6-7 1104 acgoal 3 天前
下一页 »
12345678910... 865下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 06:52 , Processed in 0.015221 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块