数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30090|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 73 / 73 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..309	gvi-tech 2015-12-21	3084304116	屁屁凉前天 17:57
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...2 3 4 5 6..86	lsqswl 2011-12-4	859171332	tested 昨天 20:28
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 ...2 3 4 5 6..35	wice3 2007-1-25	344138051	lazawei 2023-10-26 15:39
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ ...2 3 4 5 6..46	dzplay 2015-5-23	459130760	signal951 2024-4-3 15:46
[原创] low power RTL 设计优化 ...2 3 4 5 6..30	yaya126 2017-9-9	296126442	binnq 4 天前
[原创] 工作10年的工程师的心得 ...2 3 4 5 6..60	dodoee 2009-11-12	597122082	李婷婷 2023-10-27 09:27
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！ ...2 3 4 5 6..30	rosshardware 2018-9-4	296122015	paley_p 2024-4-1 11:32
[原创] 数字集成电路设计，我的梦 ...2 3 4 5 6..28	aidepei 2008-12-3	278114968	cq20 2021-12-2 21:31
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 ...2 3 4 5 6..21	RainskyXiang 2010-9-17	208108826	宇子啊 2024-3-18 16:33
[原创] IC前端设计絮论 ...2 3 4 5 6..33	jackertja 2011-5-3	324103174	lmc15063013 2023-4-4 20:03
[原创] 数字IC工程师的技能树 ...2 3 4 5 6..21	arthur_wang_orz 2012-2-3	20995976	vegetableno1 2022-8-22 11:18
[原创] 关于AHB总线verilog代码实现（design篇） ...2 3 4 5 6..19	hbhbts 2013-12-5	18895506	夏尔 2024-1-26 14:15
[原创] 中国高科技行业现状 ...2 3 4 5 6..23	dodoee 2011-1-26	22191933	li_john 2022-4-2 22:00
[原创] Verilog基本电路设计之一（单bit跨时钟域同步） ...2 3 4 5 6..14	杰克淡定 2016-6-15	13191855	Ali0617 2022-12-7 10:18
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列） ...2 3 4 5 6..13	McuPlayer2013 2013-3-26	12574080	xutao8 2022-10-10 17:21
[原创] 用FPGA实现简单的UDP/IP通信 ...2 3 4 5 6..19	dogbear2245 2017-1-16	18174125	zxr789 2024-4-15 22:30
[原创] FPGA的用途及前进之路 ...2 3 4 5 6..12	henghengnana 2011-8-29	11073462	xiaowuzxc 2023-1-18 13:35
[原创] 基于FPGA之低速协议设计实验手稿及源码 ...2 3 4 5 6..19	qinzhanao 2015-8-5	18972801	苦学僧 2022-8-25 17:29
[原创] 我对IC设计流程的一些理解（数字IC部分） ...2 3 4 5 6..16	zlmdmeail_80 2007-10-9	15771583	yuyu0907 2023-6-28 10:44
[原创] Verilog基本电路设计之二（时钟无缝切换） ...2 3 4 5 6..12	杰克淡定 2016-6-16	11670200	cmmjava 2024-4-4 13:47
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 ...2 3 4 5 6..23	weijiaming 2014-3-31	22966021	heidong123 2022-2-26 11:40
[原创] “10010”序列检测器的状态是7个还是5个？ ...2 3 4 5 6..10	KevinIC 2011-6-1	9463767	cykablyat 2019-5-17 15:41
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..25	rousong1989 2014-7-17	24363187	freedomchen 2022-8-11 10:23
[原创] 分享我的h.264 decoder, Verilog源码与工程 ...2 3 4 5 6..12	eebinqiu 2017-5-24	11562609	disappear123 2022-10-29 23:45
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 ...2 3 4 5 6..16	eebinqiu 2016-2-15	15961920	im.leo 2024-1-10 16:45
[原创] 千兆以太网 TCP， UDP协议， FPGA实现 ...2 3 4 5 6..12	eebinqiu 2016-2-1	11660837	chinest2010 2023-7-26 15:03
[原创] 系统设计师才是研发的最终出路 ...2 3 4 5 6..15	ertss 2011-9-10	14057969	wjfocus1990 2018-3-28 21:27
[原创] 9年FPGA工作总结，苦海无涯，穷逼多 ...2 3 4 5 6..10	sadlife1000 2016-12-10	9454825	xxf1813 2022-12-30 17:36
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结 ...2 3 4 5 6..15	FPGAASICII 2012-5-8	14748454	WWJun 2022-6-28 15:49
[原创] FIFO使用技巧 ...2 3 4 5 6..9	lucien_1986 2011-10-30	8645767	Yuanlaii 2022-9-12 16:18
[原创] 《集成电路静态时序分析与建模》已经出版发行，欢迎批评指正。京东、当当等电商有售。 ...2 3 4 5 6..14	二师兄 2016-7-8	13544819	jianchongzhou 2023-5-14 16:34
[原创] pcie扫盲贴 ...2 3 4 5 6..9	shiyinjita 2014-4-10	8244702	simpleplan 2023-7-19 14:36
[原创] 万变不离其宗的异步FIFO面试（一） ...2	wenhuajianyuan 2019-5-10	1944127	paley_p 2023-5-31 09:03
[原创] Xcelium/Jaspergold License ...2 3 4 5 6..15	dogor1 2019-4-19	14743774	eng_moh 5 天前
[原创] 大话DC的setup time与hold time ...2 3 4 5 6..8	johnny1209 2012-3-13	7943377	echo_lql 2023-3-14 15:09

12 3 4 5 6 7 8 9 10 ... 73 / 73 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30090|排名: 13

快速发帖

站长推荐 /2