数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30980|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖年薪:100万-150万招聘高级模拟ic设计工程师！	创芯讲堂运营 2025-4-23	44278	牛马策划 3 天前
隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总) ...2 3	leonhao 2025-2-27	2913033	ZhengQC 2025-5-12 15:38
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5	jackzhang 2024-6-3	4827167	mjd888 2025-5-9 10:29
隐藏置顶帖免费试用！高性能便携式示波器和电机驱动分析仪	论坛管理员-1 2025-3-19	72868	peterlin2010 2025-4-26 14:52
版块主题
	Yuki_IC2024-12-1	41845	Yuki_IC2024-12-2 17:14
[求助] 关于XILINX的BITSLICE原语 - [悬赏 100 信元资产] New	QYiran 昨天 21:40	160	laojun001 昨天 21:48
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	9852826	Lotusy 昨天 17:24
[求助] DFT 怎么用内部信号来做testMode New	PYGH 昨天 14:53	170	蕾兹曼昨天 17:21
[讨论] 生成半个时钟周期的脉冲的几种方法 New	Patrick0809 昨天 15:28	4100	蕾兹曼昨天 17:16
[求助] spyglass报的error:clock_info05应该怎么解决 ...2	2441697316 2023-11-1	145012	克克奔马昨天 15:59
[求助] systemverilog动态数组参数传递	anpingbo 2017-9-6	55486	qwe2508 昨天 15:14
[讨论] 这样写代码是不是应该叉出去！ ...2	yangqi666 2024-10-6	166667	Patrick0809 昨天 14:55
[原创] ip交流 ...2 3 4 5 6..29	Beninggg 2023-8-7	28116174	Beninggg 昨天 12:29
[求助] verdi的使用问题	ningyuan198 2023-9-8	52540	ygssion 昨天 11:19
[原创] formality 不认二维端口信号？ New	gerry1812 4 天前	1117	Patrick0809 昨天 10:25
[原创] PCIe每日一问	飞飞学飞 2025-5-12	1253	飞飞学飞昨天 07:39
[求助] 镁光eflash模型 ...2	erli 2020-7-23	145900	igolaps 前天 17:49
[讨论] spyglass这么卡住了	scutlee 2024-8-6	2570	stonechao 前天 17:13
[求助] 求一个eflash的仿真模型	icxinren 2021-9-29	72883	madcodebird 前天 16:37
[资料] 全套EDA虚拟机 ...2 3	燕南飞 2019-11-2	2411465	hfyfpga 前天 14:21
[求助] 各位大神小弟破解VCS后，执行dve依然报license的错。望各位大神帮忙分析下	Ramsey 2019-5-15	53992	swxu 前天 13:43
[原创] nvme 开发基础PCIe下 New	xianuser 前天 11:51	0167	xianuser 前天 11:51
[求助] 这个代码在ASIC和FPGA上能综合吗？ New	隔壁小吴 6 天前	5322	轩辕志瑜 3 天前
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	259142104	zixin1hao 3 天前
[原创] NVMe协议之AXI总线 New	xianuser 3 天前	1145	xianuser 3 天前
[原创] nvme 开发基础PCIe上 New	xianuser 3 天前	1102	xianuser 3 天前
[求助] PrimePower中运行read_verilog命令时，报错Command ' read_verilog' is disabled	rain3 2024-6-7	4818	tracy6969 3 天前
[求助] 什么是温度计码【已解决】 ...2	wlyj000 2012-3-17	1223434	penghe666 3 天前
[资料] VLSI digital design with verilog 2ed ...2	memory0012 2021-10-28	163334	ELDO 3 天前
[资料] Verilog代码，包含IIC，VGA，sram，smi接口等 ...2 3 4 5 6..24	qjx10999 2016-8-25	23564097	ELDO 3 天前
[求助] Formality 验证 standcell 电源地出现undriven	教父 2017-5-24	44554	九九一十八 4 天前
[求助] DFI转换成FPGA的phy接口	ht_lch 2021-10-17	63248	xad_87 4 天前
[资料] 数字IC资料软件虚拟机免费分享 ...2	cong.ma 2025-2-19	182010	peter123chang 4 天前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..7	杰克 2021-7-10	6954776	871370416 4 天前
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2113005	只爱搞钱的帆帆 4 天前
[讨论] 三态门可以这么写吗	scutlee 2025-4-15	2290	Patrick0809 4 天前
[讨论] 变量位宽转换/数据气泡清除 New	huabaoo 5 天前	1150	184255 4 天前
	论坛管理员-12024-11-18	17625332	ness6 天前
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3 4	茶艾 2023-11-22	368255	409云 4 天前
[原创] NVMe协议分析之指令提交与完成机制 New	xianuser 5 天前	0128	xianuser 5 天前
[原创] NVMe协议分析之数据寻址 New	xianuser 5 天前	0130	xianuser 5 天前

12 3 4 5 6 7 8 9 10 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30980|排名: 8

快速发帖

浏览过的版块

站长推荐 /1