设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (171)|订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31182|排名: 8 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2025-1-14    
隐藏置顶帖 贺“华大九天PyAether专区”开版一周年！10000信元+手机U盘等海量丰厚好礼大派送  ...23456..18 论坛管理员-1 2025-9-21 17512481 David_Rayn 2025-10-6 16:58
隐藏置顶帖 重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》  ...23456..20 jackzhang 2025-7-8 19336366 你快去吧 昨天 13:18
隐藏置顶帖 按网友需求，收集的ISSCC 2008~2025 资料汇总  ...23456..241 jackzhang 2024-11-29 240894776 沃唉雪夕 3 天前
隐藏置顶帖 【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐 创芯讲堂运营 2025-9-19 02264 创芯讲堂运营 3 天前
隐藏置顶帖 请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了  ...23 jackzhang 2013-11-29 2738619 Ecooq 7 天前
隐藏置顶帖 工业电子元器件物料在线查询下载  ...23456 jackzhang 2024-6-3 5254531 lani09 2025-8-20 16:26
  版块主题   
Yuki_IC2024-12-1510131zhh1242025-5-20 21:53
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市 senasdf 2025-8-20 61570 tfpwl_lj 昨天 18:24
[原创] NVMe高速传输之摆脱XDMA设计25：UVM验证平台 New xianuser 昨天 12:38 0139 xianuser 昨天 12:38
[求助] VCS支持类似iverilog -E的功能吗？ New snq31418 昨天 10:46 0109 snq31418 昨天 10:46
[调查] 你用cadence工具多还是synopsys工具多？  ...23456..10 netshell 2018-4-17 9957862 zhangshiwei 前天 17:12
[统计] 你是用VHDL还是用Verilog HDL？  ...23456..89 buley 2011-9-8 888237983 dennisi123 3 天前
[求助] VESA-DSC/Synopsys IP/DWC-DSC - [悬赏 50 信元资产] xu_tingtxpy 2022-6-23 12440 FQBQ 3 天前
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~  ...23456..8 杰克 2021-7-10 7162592 1326870639 3 天前
[资料] 分享一些jesd204b和PCIe的资料  ...2 yif1878 2023-12-7 173289 云实验室 3 天前
[讨论] 这种写法能综合吗？？ New scutlee 4 天前 3329 pbsoft 3 天前
[求助] verdi Syntax error at localparam 新人帖 New wshwolfking 7 天前 2233 wshwolfking 3 天前
[求助] spyglass跑cdc时报sdc约束的错误 New 小小情绪 7 天前 3219 小小情绪 3 天前
[求助] vivado缺少芯片怎么办？ 新人帖  ...2 吴宝发-安大 2025-4-7 111630 李远哲 4 天前
关于pipeline的简单介绍  ...23 zhoujj 2003-9-29 2415278 夏尔 4 天前
[讨论] SOC芯片的模块上电顺序是？？ New scutlee 4 天前 0222 scutlee 4 天前
[讨论] 芯片的中断到底分哪几种类型啊？？？ New scutlee 4 天前 0189 scutlee 4 天前
[讨论] DFI的数据位宽和颗粒的数据位宽 New scutlee 4 天前 0154 scutlee 4 天前
[求助] 跨时钟域同步，若两级寄存器之间的时序为刚好满足的状态，那么是不是就不能起到降低亚稳态的功能了？ 新人帖  ...2 KwonJunHyun 2025-9-10 14776 simplezt 4 天前
[讨论] Verilog入门书籍推荐 新人帖 user0418 2024-12-7 61179 friendwifi 4 天前
[求助] spyglass ResetFlop-ML规则问题 - [悬赏 50 信元资产] New mrlong 4 天前 0303 mrlong 4 天前
[求助] spyglass ResetFlop-ML规则问题 mrlong 2025-7-2 1390 mrlong 4 天前
[求助] spyglass lint检查报错：关于三态门使能信号控制 新人帖  ...23 Patrick0809 2024-9-24 224788 秋水有恒 4 天前
[资料] mindshare modern dram 3024342338 2025-8-1 3475 man蝶瘦瘦 4 天前
[讨论] DDR port arbiter New scutlee 4 天前 0142 scutlee 4 天前
[讨论] 如果DDR有多个AXIport，该怎么仲裁 New scutlee 5 天前 2192 scutlee 4 天前
[原创] 有用vc9000，gc8800的朋友们么，可以一起交流 New fengchuibuluo 5 天前 1234 fengchuibuluo 4 天前
[求助] 数字标准单元库流片问题 ZhangLujiu 2025-3-19 71166 秦时明月sw 4 天前
[求助] always时序逻辑块中不把复位放在第一优先级 新人帖 New nov_ban 5 天前 4263 767781537 4 天前
[讨论] DDR PHY是怎么训练的 New scutlee 5 天前 2231 zhangshiwei 4 天前
[讨论] 对于1bit信号,例如复位信号取反，使用 ~ 还是 !  ...23456 PayPal 2022-7-22 5527599 gjgtaylor 4 天前
[资料] Hardware Architectures for DNN/CNN  ...23 windrain4 2020-8-16 247727 skahill 4 天前
[讨论] DDR和颗粒 New scutlee 6 天前 4374 guo_j_d 4 天前
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？  ...23 Mr.F_zyd 2023-10-18 2616932 communicator 4 天前
论坛管理员-12024-11-1817735921fpga_c2025-6-16 11:11
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？  ...23456..26 hongbutiao 2012-11-27 251123616 871370416 4 天前
[资料] SoC设计指南：基于Arm Cortex-M（英文版） 新人帖  ...23 feielai 2024-3-29 213884 i_test 4 天前
[求助] VCS编译vivado library出现error  ...2 kissbye027 2018-8-7 1210799 frank_liu12345 5 天前
下一页 »
12345678910... 891下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-3 03:10 , Processed in 0.017815 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块