EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 29 |主题: 31224|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

12 3 4 5 6 7 8 9 10 ... 893 / 893 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..257	jackzhang 2024-11-29	2562102772	lightning03456 半小时前
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..22	jackzhang 2025-7-8	21040761	asitao 14 小时前
隐藏置顶帖贺“华大九天PyAether专区”开版一周年！10000信元+手机U盘等海量丰厚好礼大派送 ...2 3 4 5 6..33	论坛管理员-1 2025-9-21	32331716	sutaotao2001 15 小时前
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5457135	xz66 4 天前
隐藏置顶帖 2025 TI 嵌入式技术实验室研讨会和DLP®技术创新研讨会分会场 \| 北京+西安	jackzhang 2025-9-30	01120	jackzhang 2025-9-30 12:09
隐藏置顶帖【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐	创芯讲堂运营 2025-9-19	03563	创芯讲堂运营 2025-9-30 10:43
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2740801	Ecooq 2025-9-26 17:21
版块主题
[讨论] vcs fsdb怎么不行呢 New	scutlee 5 小时前	041	飞翔的鸟 1 小时前
[讨论] DDR的交织和NOC的交织有什么区别？？ New	scutlee 2 小时前	043	scutlee 2 小时前
[求助] STARRC 抽取TSV 寄生参数 New	芯达人_lx 5 小时前	053	芯达人_lx 5 小时前
[讨论] device or resource busy怎么办啊？？？ New	scutlee 5 小时前	151	左手盘核 5 小时前
[求助] 如何设置DC的组合逻辑映射方式（多bit异或并行实现） New	lolina 前天 20:27	9210	snq31418 6 小时前
[讨论] scan模式下时钟树可以不做balance吗？这样会导致什么问题吗？ ...2 New	15971239608 4 天前	11264	quanqiutong 7 小时前
[求助] 用dc做bottom-up综合，如何得到最后的svf	lichunjie 2011-7-16	86866	WNOPQ 8 小时前
[讨论] 什么是异步SRAM和同步SRAM？？ New	scutlee 前天 15:35	2143	唐三彩骆驼 8 小时前
[原创] 芯片I2C slave将SDA拉低导致SCL不输出问题的解决过程 ...2	atomdust 2016-4-25	1917462	Ecooq 9 小时前
[讨论] always if为啥可以这么写？ ...2	PYGH 2025-10-5	14823	PYGH 9 小时前
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	165018	VeriMaverick 9 小时前
[求助] 软核的DC综合 - [售价 20 信元资产] New	JOSHAU 10 小时前	392	JOSHAU 9 小时前
[求助] 软核的DC综合 New	JOSHAU 9 小时前	075	JOSHAU 9 小时前
[讨论] LEC flow 问题 New	watertree 昨天 15:48	294	watertree 10 小时前
[讨论] 这样写代码是不是应该叉出去！ ...2	yangqi666 2024-10-6	1910282	星星点灯1998 10 小时前
[资料] PrimeTime 时序分析流程和方法	yex 2024-6-20	65564	li8664228 12 小时前
[求助] DC后怎么看每个模块的功耗 New	sunflowerssi 昨天 20:26	1116	zsftm 14 小时前
[求助] 请问如何设计5个输入时钟的无毛刺切换？ New	yungchan 昨天 16:24	3160	xxzzc 昨天 23:23
[求助] verdi如何批量修改radix New	liubei3121 3 天前	5206	gyong22 昨天 18:30
[资料] DDR4_JESD79-4 DDR4数据手册中文翻译 ...2	xf2016 2025-3-14	141747	atsky0328 昨天 17:52
[讨论] 大小写切换问个问题啊 New	scutlee 昨天 17:37	098	scutlee 昨天 17:37
[分享]给大家提供一个技术论坛：中国国防科技论坛	qrrp2000 2005-7-5	96533	随风的叶昨天 17:20
[求助] 关于microblaze的boot	phyconnie 2015-9-22	42856	LY文文昨天 15:48
[原创] 《集成电路静态时序分析与建模》已经出版发行，欢迎批评指正。京东、当当等电商有售。 ...2 3 4 5 6..14	二师兄 2016-7-8	13857067	mouR 昨天 14:50
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	260149636	871370416 昨天 14:03
[原创] CMOS Buffer design缓冲器--数字新手第一个设计 New	皮申吉又昨天 11:50	070	皮申吉又昨天 11:50
[讨论] SRAM bitwise是什么意思？？ New	scutlee 前天 15:23	5170	zero_0 昨天 10:45
[求助] T$MC_28_MC2软件安装、使用教程救助 ...2	DuoDuo_L 2025-6-16	111222	xuelei_5151 昨天 09:42
[求助] 电路出现亚稳态，然后稳定下来是一个错误的电平该怎么办？ ...2	hanx 2023-9-21	144959	Min_Johnson 前天 23:14
[讨论] DDR port arbiter	scutlee 2025-9-29	1279	安丶和桥前天 18:07
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2717568	hslvmn 前天 17:47
[统计] 应届生毕业工作意愿方向调查 ...2 3	固执的寻觅 2019-10-13	2320476	zxyglx 前天 17:36
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	71970	Thomas_231110 前天 17:36
[讨论] 有没有SD 4.2和 SDIO 4.1的标准协议 New	scutlee 前天 17:23	0100	scutlee 前天 17:23
[求助] pr导致多个drc错误 New	nyy 前天 11:04	2169	cliff123 前天 15:18

12 3 4 5 6 7 8 9 10 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 29 |主题: 31224|排名: 5

快速发帖

浏览过的版块

站长推荐 /2