EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31209|排名: 6

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖重奖500积分！下载《芯片设计软硬件接口(HSI)描述语言等SoC设计资料》 ...2 3 4 5 6..21	jackzhang 2025-7-8	20940166	xiaoweijin 1 小时前
隐藏置顶帖按网友需求，收集的ISSCC 2008~2025 资料汇总 ...2 3 4 5 6..255	jackzhang 2024-11-29	2543102059	taomy 1 小时前
隐藏置顶帖贺“华大九天PyAether专区”开版一周年！10000信元+手机U盘等海量丰厚好礼大派送 ...2 3 4 5 6..32	论坛管理员-1 2025-9-21	31730921	irkirk 3 小时前
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5 6	jackzhang 2024-6-3	5456975	xz66 前天 06:50
隐藏置顶帖 2025 TI 嵌入式技术实验室研讨会和DLP®技术创新研讨会分会场 \| 北京+西安	jackzhang 2025-9-30	01088	jackzhang 2025-9-30 12:09
隐藏置顶帖【大模型训推框架方向测试lead】创芯人才网猎头服务职位推荐	创芯讲堂运营 2025-9-19	03422	创芯讲堂运营 2025-9-30 10:43
隐藏置顶帖请不要上传TSMC的工艺库等资料，这个属于侵权行为，请不要再上传了 ...2 3	jackzhang 2013-11-29	2740569	Ecooq 2025-9-26 17:21
版块主题
	Yuki_IC2024-12-1	510434	zhh1242025-5-20 21:53
[求助] verdi如何批量修改radix New	liubei3121 昨天 16:46	286	nail_lin 1 小时前
[求助] tsmc28nmpr导致多个drc错误 New	nyy 1 小时前	016	nyy 1 小时前
[讨论] always if为啥可以这么写？ ...2	PYGH 2025-10-5	10688	Challensys 2 小时前
[统计] FPGA/数字IC从业人员大家更倾向于定居哪个城市	senasdf 2025-8-20	71922	Thomas_231110 昨天 18:41
[统计] 应届生毕业工作意愿方向调查 ...2 3	固执的寻觅 2019-10-13	2320430	zxyglx 昨天 16:45
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..89	buley 2011-9-8	889239716	chinest2010 昨天 16:44
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	260149485	871370416 昨天 16:34
[求助] ip decryptor GUI New	xingkong2020 5 天前	3403	xingkong2020 昨天 15:41
[讨论] 这样写代码是不是应该叉出去！ ...2	yangqi666 2024-10-6	1810172	communicator 昨天 14:58
[调查] 你用cadence工具多还是synopsys工具多？ ...2 3 4 5 6..10	netshell 2018-4-17	10058567	zhifengxun 昨天 14:25
[讨论] scan模式下时钟树可以不做balance吗？这样会导致什么问题吗？ New	15971239608 前天 17:20	5149	15971239608 昨天 11:34
[求助] Dw_div_pipe DesignWare 时序问题	Cody_666666 2023-10-21	41753	zhaosp 昨天 09:54
[求助] XILINX FPGA中LUT意外变化后可以用vivado读取电路确认吗？ New	snq31418 5 天前	3286	snq31418 昨天 09:38
[求助] FPGA千兆以太网不打开混杂模式，电脑收不到UDP包 New	zhanpao 5 天前	1162	zhanpao 昨天 09:15
[求助] c家的Cerebrus ...2	kk2009 2021-12-28	177867	nickwang 昨天 06:45
[求助] 关于使用ICG与AND门做时钟门控的时序检查	任大大 2025-9-18	8580	zengjia1106 昨天 01:45
[求助] always时序逻辑块中不把复位放在第一优先级	nov_ban 2025-9-28	5594	zengjia1106 昨天 01:42
[求助] AHB双总线问题	多多恰饭 2025-8-27	4587	zengjia1106 昨天 01:21
[求助] 经过flash的路径约束	桦桦 2025-9-17	7575	zengjia1106 昨天 01:02
[讨论] 这种写法能综合吗？？	scutlee 2025-9-29	4602	zengjia1106 昨天 00:54
[求助] 求分享一些关于gv的经验或资料 - [悬赏 300 信元资产]	yueluofenghen 2025-10-9	1503	zengjia1106 昨天 00:51
[求助] 关于非科班自学数字ic设计	friendwifi 2025-10-10	2284	zengjia1106 昨天 00:48
[求助] 大位宽信号MUX的面积应该怎么估算	ic菜狗 2025-10-14	1246	zengjia1106 昨天 00:44
[求助] DFT综合加了OCC电路，会用到ATE时钟，如果ATE时钟和SCAN时钟不是同一个时钟，这两个时钟会互相捕获对方时钟域下的寄存器吗 New	2441697316 5 天前	1214	zengjia1106 昨天 00:41
[讨论] 数字设计的你们都在用什么编辑器做coding呢 ...2 3 4	茶艾 2023-11-22	3811199	murphy522 昨天 00:39
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..19	komatsu001 2016-10-27	182128575	zengjia1106 昨天 00:34
[统计] 10年以上芯片设计薪酬 ...2	Backer 2022-11-14	1411504	doctor_ic 昨天 00:33
[求助] 数电问题--二极管的应用 New	Darnew 前天 15:41	3198	zengjia1106 昨天 00:32
[资料] c家数字DDI22.12 ...2 3 4 5	kk2009 2023-5-26	4110677	touch_blue 前天 22:57
[调查] 数字IC设计硕士年收入起薪调查，自2020年起~ ...2 3 4 5 6..8	杰克 2021-7-10	7163384	1326870639 前天 20:32
[讨论] 作为IC设计的你，实际coding的时间占你工作时间的多少？ ...2 3	Mr.F_zyd 2023-10-18	2717493	hslvmn 前天 20:31
[求助] 本公司有采购压缩/解压缩IP的需求，欢迎联系 New	张江IC侠前天 18:13	0177	张江IC侠前天 18:13
	论坛管理员-12024-11-18	17737133	fpga_c2025-6-16 11:11
[资料] DDR一些名词解释及模式操作 ...2	xf2016 2025-6-19	101682	ALLINFORU 前天 17:04
[求助] 复位同步器下游的与门有什么作用 ...2	snq31418 2025-10-14	10444	chengee 前天 16:26
[求助] 请教大神，如图中的时钟结构，DC综合时应当如何约束？ New	lile026 3 天前	3186	zero_0 前天 14:07

12 3 4 5 6 7 8 9 10 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31209|排名: 6

快速发帖

站长推荐 /2