FPGA/ASIC/IC前端设计

[ 25163 主题 / 142469 回复 ]

RSS

版块介绍: FPGA，ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
返回首页 发帖

全部原创 调查 转贴 统计 资料 求助 招聘 解决 活动 讨论 其它

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
公告   公告: 注意:多附件分包上传时，每个分包不可以小于14M! jackzhang 2011-9-18    
全局置顶   示波器相关有奖问答（5个小题，有机会获得精品图书），奖励300信元！ 图片附件  ...23456..11 jackzhang 2018-4-11 109/9323 zengshenbo 3 小时前
全局置顶   PPT|阻变存储器可靠性与表征(下载奖励信元和资料） 图片附件  ...23456..9 jackzhang 2018-5-2 86/6514 布里渊区 3 小时前
全局置顶   [活动]欢迎关注EETOP官方微信公众号，可以奖励200信元 图片附件  ...23456..16 jackzhang 2017-9-18 151/53961 yuhsin 前天 09:39
全局置顶   TI信号链器件样片及购买直通车，有大额信元奖励！  ...23456..8 jackzhang 2017-9-18 71/16762 marus 3 天前 13:48
全局置顶   好资料！面向消费类、企业和工业市场的便携式1080p显示应用 jackzhang 2018-4-29 1/1850 zyq3110 3 天前 13:14
全局置顶   [其它]重磅！TI Store五月芯片节,  全场包邮三次！ jackzhang 2018-5-14 0/1295 jackzhang 6 天前 12:11
全局置顶   [资料]来自顶级制造商的最好的产品:健康保健、磁性、加速计等产品的感测 jackzhang 2018-5-10 0/408 jackzhang 2018-5-10 09:57
   版块主题   
new [原创]cadence IUS9.2 ncverilog安装方法，环境设置，原创。 图片附件  ...23456..76 lsqswl 2011-12-4 755/68357 sasso 半小时前
new [原创]PCIE x4 Gen2 高速数据传输， 包括所有源代码，驱动和PC端程序 精华 3 帖子被加分  ...23456..207 gvi-tech 2015-12-21 2064/71534 sasso 半小时前
new   [资料]分享Cadence XCELIUMMAIN_18.03.001  ...2 504472832 2018-4-16 14/504 batchat88 半小时前
new   [资料]Vivado使用误区与进阶 PDF 附件 精华 3  ...23456..20 zhouph 2016-8-3 194/8882 sasso 半小时前
new 投票 [求助]华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..10 komatsu001 2016-10-27 97/15788 sasso 半小时前
new 悬赏 [求助]calibre2015安装问题，如图，求教如何解决 - [悬赏资产 500 信元] 图片附件  ...23 cyx0610 2016-4-4 28/3358 sasso 半小时前
new 投票 [统计]大家用FPGA哪家多些？ 固执的寻觅 2018-4-19 6/439 宝贝牛 1 小时前
new   [求助]使用的FPGA因为逻辑资源少不能使用在线逻辑分析仪，在调试的时候有啥好办法吗？ justinsteven 2018-5-19 1/83 笨笨蛋 1 小时前
new 投票 [统计]你是用VHDL还是用Verilog HDL？  ...23456..74 buley 2011-9-8 735/74927 songyhit 2 小时前
new   [求助]请教XC3S400AN芯片DCM_SP模块复位的问题 lvrc01 2018-5-20 0/72 lvrc01 9 小时前
new   [求助]用verilog实现32位RSA的加密算法，卡了好久了。 jk38038 2018-5-13 5/408 jk38038 昨天 19:27
common   [原创]直流电机PWM产生电路,Verilog实现 附件 精华 3  ...23 xinzaihenhao 2015-10-4 23/1595 玉林枫 昨天 13:01
common   [原创]关于AHB总线verilog代码实现（design篇） 附件 精华 3  ...23456..10 hbhbts 2013-12-5 97/15591 玉林枫 昨天 12:55
common   [讨论]关于set_multicycle_path的几个帖子 IC.Michael 2018-5-17 1/107 cloudli 昨天 11:35
common   [求助]xilinx的DDR3 控制器MIG ，8bit突发起始地址问题 ？ american007 2018-5-19 0/85 american007 昨天 10:10
common [求助]菜鸟求助：请问做完STA和形式验证为何还要做后仿真？ daboboxiao 2012-10-9 6/1082 masaka_xlw 昨天 09:25
common   [求助]怎么解决用普通IO做时钟输入带来的时钟不确定问题 499646091 2018-5-18 0/88 499646091 前天 23:11
common 投票 [统计]统计你的RTL级验证工具  ...2345 dreamylife 2011-11-3 42/8930 Holtek12 前天 23:10
common   [求助]ncverilog后仿反标sdf? zqszjmzy 2012-7-19 7/9357 Holtek12 前天 23:07
common   [求助]asic中Verilog怎样对reg变量赋初值？ 839219928 2018-4-26 8/257 Holtek12 前天 23:03
common   [求助]在Verilog中如何使用ROM中的数据进行计算 fytt9898 2018-5-4 2/174 Holtek12 前天 22:59
common [求助]有谁知道怎么在linux下安装vivado 吗？  ...2 hongyijia13 2014-9-12 16/8948 runforbetter 前天 20:38
common   [求助]远程更新altera加载芯片epcs128 图片附件 wenshikui 2018-5-18 0/180 wenshikui 前天 17:25
common   [求助]如何检测一个小于时钟周期的脉冲？ 图片附件 zqq624723237 2018-5-11 9/280 xujin2002ji 前天 16:39
common 悬赏 [求助]请教jesd5.0 镁光emmc multiple write 问题。调试了一个多月了，心里着急 - [悬赏资产 1000 信元] 图片附件 zhicc 2018-4-28 1/220 xujin2002ji 前天 16:28
common   [求助]关于Xilinx Virtex-5 DCI update zhao_gy 2018-5-18 0/219 zhao_gy 前天 16:09
common   [求助]fpga 中调用FIFO 的ip核的问题  ...23 jiannanc 2018-1-26 20/674 xujin2002ji 前天 15:40
common   [讨论]流水线气泡挤压 hhc789 2018-5-3 1/141 xujin2002ji 前天 15:31
common   [求助]关于SD卡控制器数据窗口不连续  ...2 风中飞 2018-5-17 11/132 xujin2002ji 前天 15:21
common [原创]基于XILINX的FPGA开发板设计的AES 128bit加解密算法 附件 精华 3  ...23456..7 丧尸暴龙兽 2015-11-22 64/4476 yoof2000 前天 14:12
common   [转贴]AGM SOC获LED全多彩屏市场广泛认可 sjzdzzgc 2018-5-18 0/66 sjzdzzgc 前天 13:23
common   [转贴]FPGA中latency与delay概念的区别 zqq624723237 2018-5-18 0/59 zqq624723237 前天 11:15
common   [求助]本人收到了两个offer，但不知道如何选择好 xcan2012 2018-5-17 3/196 xcan2012 前天 09:37
common   [求助]arm cm0 linux gcc编译遇到问题 - xiaolehou 2018-5-16 1/173 xiaolehou 前天 09:22
common   [求助]求助scl安装问题 Kevin177674 2018-5-17 0/144 Kevin177674 3 天前 23:35
common   [求助]xilinx fpga sgmii IP与88e1111互通，卡了好几天了，求大神啊！ NigeDoubi 2018-3-15 6/498 曲散人终离 3 天前 23:11
common   [求助]xilinx cordic ip核 sin/cos产生的若干问题 图片附件 qiurijian 2018-5-17 1/112 qiurijian 3 天前 20:37
common   [求助]altera FIR IP核使用过程中程序下载失败的问题 图片附件 wangzihao8496 2018-5-11 2/169 fascinate_lyd98 3 天前 15:19
common   [原创]Verilog基本电路设计之二（时钟无缝切换） 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-16 94/9038 jackstrive 3 天前 14:04
common   [原创]Verilog基本电路设计之四（去抖滤波） 图片附件 精华 3  ...23 杰克淡定 2016-6-20 26/3207 jackstrive 3 天前 13:47
common   [求助]在Verilog中如何对一个文件中的数据一个一个读取，求大神帮忙 yangq716 2017-5-24 3/288 iNostory 3 天前 13:13
common   [求助]求助Verilog生成数据到txt文件 图片附件 hxy110 2017-12-5 7/417 iNostory 3 天前 13:12
common   [资料][PCIe]入门书籍: PCIE标准 附件  ...234 lijiangpeng 2015-5-2 31/1898 gjb649666926 3 天前 13:00
common   [原创]Verilog基本电路设计之三（异步FIFO） 图片附件 精华 3  ...23456..7 杰克淡定 2016-6-18 62/7387 jackstrive 3 天前 11:35
common   [求助]有了解珠海全志公司的吗 headinghy 2015-8-28 2/626 andrew1986 3 天前 10:50
common   [求助]xilinx cordic ip核 sin/cos产生的若干问题 qiurijian 2018-5-17 0/75 qiurijian 3 天前 10:39
common [求助]Xilinx SRIO（串行rapidio）核使用 lvfeihi 2018-5-17 0/130 lvfeihi 3 天前 09:30
common   [讨论]MIPS OCP to AHB桥接，带有verilog 附件  ...23 soelife 2012-7-26 20/3020 masaka_xlw 3 天前 00:42
common   [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..8 rousong1989 2014-3-6 72/9085 lizhaohu 4 天前 23:16
common   [求助]Aurora 8B/10B的问题  ...234 pflst90 2015-1-13 32/6273 banbianlou 4 天前 17:06
common   [资料]从算法设计到硬线逻辑实现 附件  ...23 fpgawuhan 2016-1-15 26/1684 涂满 4 天前 17:03
common 投票 [调查]Altera Quartus你在用哪个版本？你认为最稳定的版本？  ...23456..14 vistaman 2014-9-25 131/17128 原子弹001 4 天前 16:11
common   挂在APB桥的I2C控制器设计 wang_21 2007-9-5 2/1371 iNostory 4 天前 15:49
common   [原创]low power RTL 设计优化 附件 精华 3  ...23456..8 yaya126 2017-9-9 71/6269 vermouth1988 4 天前 14:34
common   [求助]数字滤波器Verilog代码  ...2 236829635 2013-12-3 10/2238 marus 4 天前 14:00
common [原创]《集成电路静态时序分析与建模》已经出版发行，欢迎批评指正。京东、当当等电商有售。 图片附件  ...23456..11 二师兄 2016-7-8 107/12794 wsyctot 4 天前 13:50
common   [求助]e指数和对数的verilog实现 附件  ...234 zhangbinbin92 2014-8-6 32/5339 涂满 4 天前 13:48
common   [原创]Verilog基本电路设计之一（单bit跨时钟域同步） 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-15 93/15470 jackstrive 4 天前 13:46
common [原创]分享我的h.264 decoder, Verilog源码与工程 附件 精华 3  ...23456..9 eebinqiu 2017-5-24 89/4895 涂满 4 天前 13:45
common   [资料]MIPI I3C白皮书 附件  ...2 dianfengqishi 2017-5-23 12/637 yuhoo 4 天前 11:27
common   [求助]求解ISE中的OFFSET IN和OFFSET OUT约束疑问 coling 2018-5-16 0/84 coling 4 天前 11:26
common 投票 [调查]你用cadence工具多还是synopsys工具多？ netshell 2018-4-17 7/413 Apollo912 4 天前 09:23
common   [讨论]大家有没有觉得一些英文的官方文档写的有些问题呢？ IC.Michael 2018-5-15 1/131 haimo 4 天前 09:19
common   [解决]verd2011.01（LINUX）的波形颜色 不能改变-------解决办法 mz916 2018-5-10 1/216 lover2012 4 天前 09:14
common   [讨论]axi 仲裁的规则？ chaoyangtianxia 2018-5-15 1/228 chaoyangtianxia 4 天前 08:39
common   [求助]关于FALSE PATH的问题请教下大家 IC.Michael 2017-11-13 5/598 IC.Michael 5 天前 23:09
common   [资料]如何以硬件思维看穿你的verilog 附件  ...23 MACROY 2018-1-23 26/1155 鹏殇 5 天前 20:46
common   [求助]多bit跨时钟域处理疑问 附件  ...2 zqq624723237 2018-5-2 10/350 jackstrive 5 天前 17:02
common [资料]分享黑金ZYNQ7000系列视频教程 engelbert 2016-11-14 9/759 weiyu0206 6 天前 22:43
common   [资料]PCIE协议GEN2~GEN4汇总 附件  ...23 xiao_jie 2017-7-11 23/1077 crazytroll 6 天前 22:01
common   FPGA与88E1111千兆以太网实现-软件包（UDP数据实现） topggmq 2015-1-16 6/1437 fengsen 6 天前 17:40
common   [求助]求助：ISE下载程序，Initialize JTAG chain检测不到xilinx USB cable samyang13 2016-3-4 3/2531 iNostory 6 天前 15:50
common   [讨论]【求助】questasim无法使用verdi3的动态库生成fsdb文件  ...2 牛虻 2014-6-5 10/1826 yangdabao0529 6 天前 12:45
common   [求助]有使用过Arria10器件的同仁吗？请问你们有的什么淘宝下载器？ briank 2018-5-11 2/124 briank 6 天前 10:56
common   [求助]zedboard的QSPI启动问题 dearhero 2018-5-7 2/102 dearhero 6 天前 09:54
common   [求助]zedboard的QSPI启动 dearhero 2018-5-7 2/107 dearhero 6 天前 09:53
返回首页 发帖