数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30089|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 485 486 487 488489490 491 492 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请问有了解GPU的大侠吗？	ttxs2009 2013-7-23	01787	ttxs2009 2013-7-23 11:34
求格雷码计数器 ...2	liuji186 2009-12-11	104010	yucaoxilin 2013-7-23 09:08
[求助] 循环移位求问	bigwell 2013-7-18	72211	yucaoxilin 2013-7-23 09:04
[原创] 求教，两种表达方式，综合出来的资源消耗有无区别？ ...2	atlandis 2013-7-22	103398	yucaoxilin 2013-7-23 08:59
[求助] 求教，程序烧进FPGA开发板里工作正常，可是为啥综合后仿没有输出 ...2	lddyx123 2013-6-15	124596	JorgeQin 2013-7-22 23:43
[求助] 关于实际modelsim仿真中，引脚信号与内部信号不相同的问题	wongk2009 2013-7-19	42236	shmily3344 2013-7-22 22:00
[求助] 时钟同步	574920045 2013-7-18	68474	2ki 2013-7-22 21:41
[求助] 请问ALTERA MAX II 系列CPLD输出的驱动电流有多大啊？	lyc_abc 2013-7-22	45670	lyc_abc 2013-7-22 21:39
[求助] 优先级的代码实现	yangxiaoyong 2013-7-18	92452	xiexiaolong 2013-7-22 20:56
[求助] 如果外部信号有毛刺，能有上升沿检测技术吗？	wuwovicky123 2013-7-16	72331	wuwovicky123 2013-7-22 18:42
[求助] 求助，关于延时程序	gogosese 2013-7-21	32726	HADIST 2013-7-22 16:22
[求助] 关于标准I2C的应答响应机制，求解？	xiaojia102003 2013-7-22	24153	xiaojia102003 2013-7-22 15:29
[求助] 关于signal tap ii	日月木易 2013-7-17	72344	coolinzhong 2013-7-22 14:24
[求助] PCIE dma仿真中，RP端接收到MSG了，却不能读取信息	zyj3334683 2013-7-16	23275	haolansuisui 2013-7-22 11:40
[求助] 调试DDR电路 ...2	baobao697841 2013-7-15	104745	baobao697841 2013-7-21 18:00
大家觉得数字和模拟哪个薪水高些呢 ...2 3	lvwei_1024 2008-7-14	256791	一潭清水 2013-7-21 11:00
[求助] 一个用ModelSim仿真lpm_ff的问题	anlafalas 2013-7-21	02578	anlafalas 2013-7-21 00:21
[求助] Prime time 写SDF文件，没有removal check	my2817 2012-8-2	64409	pebay888 2013-7-20 17:35
[求助] 求助 SOPC	xyzhao1988 2013-7-19	01521	xyzhao1988 2013-7-19 23:28
[求助] 如何分配bankless pins	南开十年 2012-4-11	22266	shaoyadong 2013-7-19 17:32
[招聘] 什么事 outbound	tao.xing455 2013-7-19	03659	tao.xing455 2013-7-19 15:00
[求助] Spartan6 mcb 控制时序	zongkai2003 2013-4-22	73588	sha527 2013-7-19 14:53
[讨论] 问一个信号复位的问题，求帮助！	cjl_long 2013-7-13	21571	教父 2013-7-19 14:01
[求助] verilog 一个简单程序报错，求解	nuptsww 2013-7-13	58946	教父 2013-7-19 13:52
[讨论] PLL的输入时钟变化，输出时钟的质量会有影响吗？	挂在天边的鱼 2013-7-16	62183	教父 2013-7-19 11:27
[求助] VERILOG 的一个句子意思	nuptsww 2013-7-17	71809	教父 2013-7-19 11:13
[活动] fpga ip	ipdecrypter 2013-7-19	12883	教父 2013-7-19 11:11
[求助] 时钟问题 ...2	574920045 2013-7-16	173366	教父 2013-7-19 10:02
[求助] modelsim编译成功后status出现一黄色倒三角	大帅哥1989 2013-7-17	76580	大帅哥1989 2013-7-19 09:07
[求助] 有没有人使用过Soft Error Mitigation Controller这个软核，求助啊	践行者 2013-7-18	01533	践行者 2013-7-18 16:28
[原创] signaltap中保留节点不被综合掉的方法	snowman3852 2013-7-18	14629	Timme 2013-7-18 12:29
[原创] altera ipcore的仿真问题使用modelsim仿真	天天PDF 2011-6-22	78268	gwj221 2013-7-18 10:37
[求助] 用ncverilog 的source browser 可以在查看变量所在的行吗	jiaoxin12366 2013-7-17	42205	poiu_elab 2013-7-18 09:39
[求助] altera的芯片为什么仿真通过下载后就异常	weizhiheng 2013-7-16	31718	weizhiheng 2013-7-17 22:22
[求助] avalon ST timing问题 - [悬赏 25 信元资产]	ic小新 2013-7-17	01701	ic小新 2013-7-17 17:57

1 ... 485 486 487 488489490 491 492 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30089|排名: 13

快速发帖

站长推荐 /2