数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30171|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 7 8 9 10 ... 19 / 19 页下一页

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] RC综合错误显示代码部分模块不可综合 - [已解决]	dddddyx 2023-7-28	5684	iceinsky 2023-8-4 14:05
[求助] spyglass 的STARC05-2.11.3.1问题 - [悬赏 5 信元资产]	小兔子宝宝哒 2023-7-25	3914	Qiuqq 2023-10-16 10:54
[求助] FPGA只提供bit文件，对方能看到FPGA的资源利用率，面积等信息吗？ - [悬赏 10 信元资产]	helimpopo 2023-7-25	1691	zx7504081 2023-7-27 14:56
[求助] 求问有没有Sustemper和Vmanager的安装方式吗？ - [悬赏 3000 信元资产]	were 2023-7-7	2707	were 2023-7-27 00:20
[求助] VCD2VEC转换 - [已解决]	黄焖鸡 2023-5-24	51846	javkkb 2024-3-8 14:04
[求助] 画架构图好用软件或库 - [悬赏 100 信元资产]	硅下亡魂 2023-5-22	31324	WindsLike 2023-6-29 10:12
[求助] 求助！！！！vivado选fpga时，这个型号中的civ是什么意思！ - [已解决]	kaw1 2023-5-13	81404	kaw1 2024-4-16 15:16
[求助] DC综合时，inout pad端口如何约束？ - [悬赏 200 信元资产]	Velsuked 2023-5-5	71802	l6557088 2023-8-23 16:32
[求助] 求助有关IC Compiler II中detail routing report里的参数问题 - [悬赏 200 信元资产]	ahgyay 2023-5-5	01096	ahgyay 2023-5-5 16:15
[求助] dc仿真不收敛 - [悬赏 100 信元资产]	zhoujun58 2023-4-26	31240	zhoujun58 2023-4-27 16:11
[求助] DC compiler_ultra,综合脚本中，使用 option -timing_high_effort_script没用 - [已解决]	小李子学芯片 2023-4-24	21211	小李子学芯片 2023-4-26 14:24
[求助] DC多驱动约束路径设置 - [悬赏 10 信元资产]	ZTQNB 2023-4-23	01054	ZTQNB 2023-4-23 10:05
[求助] 【spyglass使用】sgdc输入管脚漏写怎么检查 - [悬赏 20 信元资产]	wangli_peking 2023-4-17	2949	wangli_peking 2023-4-20 10:16
[求助] VCS postisim 怪谈 - [悬赏 400 信元资产]	bb21qwe 2023-3-20	31175	bb21qwe 2023-3-21 11:01
[求助] set_case_analysis设置成功却没作用 - [悬赏 10 信元资产]	ZTQNB 2023-3-15	71530	ZTQNB 2023-4-21 09:54
[求助] 本科毕业生可能找到数字ic设计的工作吗？ - [已解决] ...2 3	石昊 2023-3-13	223462	xiuxiu_vvv 2023-3-30 11:17
[求助] 数字延迟单元结构疑问 - [已解决]	Leon.sl 2023-3-7	81386	Leon.sl 2023-3-10 16:02
[求助] 如何在DC综合前的verilog中使用标准单元 - [已解决]	chenniechen 2023-3-5	51333	chenniechen 2023-3-6 12:54
[求助] 版图转FPGA可以吗？ - [悬赏 10 信元资产]	GGStudyDDup 2023-2-28	81365	Smoks 2023-3-16 10:20
[求助] quartus II里程序不正常，把wire引到IO口就可以 - [悬赏 10 信元资产]	磁轨炮 2023-2-27	1931	磁轨炮 2023-3-2 14:34
[求助] CPU或者FPGA为什么对供电的peak2peak有要求 - [悬赏 100 信元资产]	孙莱维 2023-2-24	21044	孙莱维 2023-2-27 11:29
[求助] Xinlinx Aurora IP使用及FPGA二次烧录的问题 - [悬赏 500 信元资产]	TUJzzz 2023-2-20	71492	jinj198908 2023-2-21 13:01
[求助] Verilog 接口问题 - [已解决] ...2 3 4	KongDu 2023-2-20	314446	KongDu 2023-3-2 23:24
[求助] LVDS数据解串 - [已解决]	听风漫步 2023-2-7	61434	gg9132qq 2023-2-13 17:43
[求助] 分频时钟综合出现的问题，求助各位大佬 - [悬赏 100 信元资产]	modoalos 2023-2-6	01096	modoalos 2023-2-6 16:03
[求助] D触发器带x状态（时序违例）的仿真模型 - [悬赏 200 信元资产]	lairifangchang 2023-1-3	11213	my2817 2023-1-5 16:54
[求助] 如何才能拿到一份IC企业的实习？ - [悬赏 500 信元资产] ...2	熊熊熊熊熊总 2022-12-24	192708	zhx_sm 2023-2-22 09:59
[求助] Design Compile如何不动rtl代码中的或门，异或门去综合 - [已解决]	DHreversion 2022-12-21	51230	voiluce 2023-1-17 21:41
[求助] vcs 仿真一直弹出%ucli命令行，仿真无法继续 - [悬赏 500 信元资产]	chensiheng 2022-12-17	01177	chensiheng 2022-12-17 16:13
[求助] RAM或ROM 的boot code 是用来干嘛的啊？ - [已解决]	crr19861219 2022-12-3	11590	轩辕志瑜 2023-4-4 09:15
[求助] 使用vcs仿真UPF时遇到问题 - [已解决]	luzi 2022-11-19	31747	luzi 2022-11-21 12:04
[求助] 求助！！！脉冲同步器 - [已解决] ...2	lairifangchang 2022-11-17	162210	Liang_Xiaoqian 2022-12-19 16:56
[求助] ASIC 时钟mux约束 - [悬赏 200 信元资产]	玉林枫 2022-11-15	11115	玉林枫 2022-11-15 17:23
[求助] 32bit×32bit高速乘法器verilog设计 - [悬赏 100 信元资产]	开心的彭彭 2022-10-31	11250	niuniu4 2022-11-1 15:57
[求助] 如何利用formality列出每一个逻辑锥的所有输入 - [悬赏 100 信元资产]	bjzhaoxh77 2022-10-13	41377	bjzhaoxh77 2022-10-14 11:24

1 234 5 6 7 8 9 10 ... 19 / 19 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30171|排名: 17

快速发帖

浏览过的版块

站长推荐 /2