在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1471|回复: 3

[求助] VCS postisim 怪谈

[复制链接]
发表于 2023-3-20 17:52:55 | 显示全部楼层 |阅读模式
400资产
本帖最后由 bb21qwe 于 2023-3-20 18:12 编辑

求助:

现象: 在做ATPG的postsim的时候,出现了不合常理的行为, VCS 仿真的过程中将以下逻辑给出unknown:
example:  and(Z,A,B);
A为0, B为X, Z 为X;
理论上来讲, 0&X为0.
请问:
VCS会在什么样的情况下出现这种case?

发表于 2023-3-20 22:40:26 | 显示全部楼层
查一下 and 的verilog model里面的UDP描述
 楼主| 发表于 2023-3-21 10:58:35 | 显示全部楼层


xiaocat85 发表于 2023-3-20 22:40
查一下 and 的verilog model里面的UDP描述


verilog model里面关于and的UDP是没问题的0&X -> 0.
 楼主| 发表于 2023-3-21 11:01:27 | 显示全部楼层
现象跟进:
看上去与SDF的反标有关, flatten的sdf过大,VCS解析不完整,log中为产生对应的sdf的反标结果信息: SDF error * SDF warning的summary.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:47 , Processed in 0.015092 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表