set_case_analysis设置成功却没作用

ZTQNB · 发表于 2023-3-15 22:29:43

跑DC的时候，需要把选择器pin设置为0，使用set_case_analysis设置，在输出的sdc里可以看到设置成功了，但是感觉并没有起作用，与直接在rtl里把对应端口设置为0，run DC得到的结果不一样

ime · 发表于 2023-3-16 04:17:50

当然不可能一样，一个是改RTL，tie死一路了，工具优化会删除多余逻辑；另一个只是用case去简化STA的计算分支，逻辑不做优化。

ZTQNB · 发表于 2023-3-16 09:21:34

ime 发表于 2023-3-16 04:17
当然不可能一样，一个是改RTL，tie死一路了，工具优化会删除多余逻辑；另一个只是用case去简化STA的计算分 ...

请问，那有办法实现tie死一路的功能吗？

guiqix · 发表于 2023-3-16 16:58:38

你说的没有生效，是不是case的位置不是root位置，导致别的逻辑也会影响，所以case没有传递下去？

ZTQNB · 发表于 2023-3-17 10:05:46

guiqix 发表于 2023-3-16 16:58
你说的没有生效，是不是case的位置不是root位置，导致别的逻辑也会影响，所以case没有传递下去？ ...

应该是吧，也不是很懂，第一次遇到

wythelin · 发表于 2023-3-17 13:31:05

ime 是對的
set_case_analysis 的意思是在做Timing analysis 時，只分析設定的這個case
你要的功能，只能改RTL
原因是synthesis 必須與RTL 一致，否則Formal 會有問題

wlmwxm · 发表于 2023-3-18 15:36:56

用set_logic_zero命令，可以达到你需要的rtl tie 0 的效果

ZTQNB · 发表于 2023-4-21 09:54:56

wlmwxm 发表于 2023-3-18 15:36
用set_logic_zero命令，可以达到你需要的rtl tie 0 的效果

好的，我试试

[求助] set_case_analysis设置成功却没作用