设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › D触发器带x状态（时序违例）的仿真模型 ...

发新帖

查看: 1561|回复: 1

[求助] D触发器带x状态（时序违例）的仿真模型

发表于 2023-1-3 14:42:47 | 显示全部楼层 |阅读模式

200资产

如题，怎么用verilog编写一个在仿真波形中显示x状态的D触发器模型，specify语句块中$setuphold(,,,,notifier)的notifier的内在逻辑是怎样的

回复

发表于 2023-1-5 16:54:45 | 显示全部楼层

IEEE1363 15.5 Notifiers: user-defined responses to timing violations，难道不能解释？

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:54 , Processed in 0.015984 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表