数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31347|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 578 579 580 581582583 584 585 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 使用Catapult实现C到verilog的转换时需要注意哪些问题	xiaobing2003 2011-6-10	94476	0815211023 2012-9-26 11:05
[求助] 求quartusII中锁存器的用法？！	七尺男儿 2012-9-26	05406	七尺男儿 2012-9-26 09:38
[求助] FPGA请教高手指导	tianmaoyuan 2012-9-25	52926	enchanter 2012-9-26 07:59
[原创] Xilinx AutoESL	lordexod 2012-6-2	12742	canito777 2012-9-26 07:50
[求助] SDC 中生成时钟命令约束 CLKLOCK primitive 所用的参数	cyberly 2012-9-25	04211	cyberly 2012-9-25 23:43
[求助] FPGA中IP_0/VERF_0 像这种管脚怎么设置成普通IO	echozhang110 2012-9-12	46547	baba_ship 2012-9-25 23:10
[求助] 如何仿真程序中的ip核？	liujian_2009 2012-9-21	42804	sailor 2012-9-25 23:08
[讨论] 现在业界用的FPGA仿真工具都有什么？	liujian_2009 2012-9-25	26912	sailor 2012-9-25 23:07
[讨论] SPI具体是什么东西，用法呢 ...2	icyevilion 2012-8-19	148325	ahc 2012-9-25 21:27
[求助] 求助，对RGMII网络芯片的输入输出进行io约束	rushiwo1987 2012-9-24	710761	rushiwo1987 2012-9-25 21:06
ejtag standard! ...2	junxliu 2006-11-4	105828	qiuabc511215960 2012-9-25 20:47
[求助] 如何将VIRTEX5 系列DCM输出时钟，输出到I/O管脚上	furnace 2011-10-24	73124	勇往直前 2012-9-25 17:48
[讨论] FPGA	baobao697841 2012-9-25	12189	baobao697841 2012-9-25 17:10
[讨论] FPGA	baobao697841 2012-9-24	42540	baobao697841 2012-9-25 16:36
[求助] Your software subscription period has lapsed. Your current	xiaoweiniu 2011-3-9	48278	liu584219 2012-9-25 15:40
[求助] 这个问题怎么解决啊？	tangzhao12 2010-5-1	25833	zhui123 2012-9-25 10:03
[求助] modelsim仿真	574920045 2012-9-22	42176	gaurson 2012-9-24 22:29
[求助] 公司对比	XIDIANCAD2 2012-9-22	33205	whz7783478 2012-9-24 21:51
[求助] system generator的硬件协同仿真	jfjfjfking 2012-9-24	02034	jfjfjfking 2012-9-24 20:08
[求助] 输出顺序问题请教	jeer630 2012-9-24	02460	jeer630 2012-9-24 18:49
[求助] 并转串	574920045 2012-9-22	33058	教父 2012-9-24 18:23
[求助] 调用altra移位寄存器，不用的端口如何处理？	jeer630 2012-9-21	22847	教父 2012-9-24 18:17
[讨论] FPGA	baobao697841 2012-9-22	43404	baobao697841 2012-9-24 17:40
[求助] 仿真	574920045 2012-9-24	14274	my2817 2012-9-24 17:10
[求助] 一个系数更新的模块，不知道错在了哪里	jeer630 2012-9-24	32478	jeer630 2012-9-24 17:00
[求助] testbench 加入恒定值信号	zhaow0422 2012-9-21	33346	wwhao213 2012-9-24 16:47
[求助] 关于用alter quartus10.1综合某个设计时遇到的问题	AveryYoung 2012-9-19	64153	AveryYoung 2012-9-24 16:07
[求助] FPGA 布线错误	xilinx_zhao 2012-9-24	12431	eaglelsb 2012-9-24 15:20
[求助] 新手提问：modelsim-altera的问题	june_guo 2012-9-24	05506	june_guo 2012-9-24 14:21
[讨论] 有关三分频电路 ...2 3	faguhy 2011-11-24	2114578	SKILLER 2012-9-24 10:28
[求助] 关于Xilinx全局时钟网络不够用的情况 ...2	abab8780000 2012-9-20	149034	falloutmx 2012-9-24 09:26
[求助] 请教各位大牛指点一番~感激不尽	pzchu 2012-9-22	43240	patrick007 2012-9-23 23:07
[求助] 求一块性价比高的赛灵思开发套件	zhpg009 2012-9-23	11938	zhpg009 2012-9-23 10:43
[求助] verilog测试代码编写问题，急急 ...2	xtting 2012-9-12	126598	defflin 2012-9-23 10:22
[求助] 关于滤波的问题，滤除毛刺，画个图不容易，大神帮忙给看看吧，要面试了	xingtianhn 2012-9-23	02671	xingtianhn 2012-9-23 09:57

1 ... 578 579 580 581582583 584 585 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31347|排名: 8

快速发帖

浏览过的版块

站长推荐 /2