在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于DC的host问题 frederickxie 2011-9-2 57080 小丫 2012-8-9 17:22
[求助] tetramax add_clocks 怎么设置 lsqswl 2012-8-9 02850 lsqswl 2012-8-9 15:35
[求助] 这是什么情况啊,找不到默认的管脚? qingweisan 2012-7-10 53891 鲁翔 2012-8-9 15:14
[求助] 请教下FPGA在低温下出故障的问题 duck8880 2012-8-9 33398 buley 2012-8-9 13:01
[求助] 怎样把Xilinx的MIG从单端口变为多端口 qingweisan 2012-8-9 12350 buley 2012-8-9 12:54
[求助] opb总线中 opb_be这个信号有什么用 wangjianping530 2012-8-9 01931 wangjianping530 2012-8-9 11:08
[求助] 数字下变频问题请教  ...2 acterone 2012-7-31 125059 zhrscut 2012-8-9 10:51
[资料] verilog_2001_ref_guide.pdf attachment xujin2002ji 2012-8-9 02360 xujin2002ji 2012-8-9 09:32
[讨论] 怎么用25MHz的时钟产生27MHz的时钟啊? anychao 2012-8-8 44477 eaglelsb 2012-8-8 20:34
[求助] 求教讲解 数学运算的电路实现 hhc789 2012-8-8 12673 mudu86 2012-8-8 20:01
[求助] 谁用chipscope看过V-6的DDR3 MIG信号? conanandai100 2012-8-8 02053 conanandai100 2012-8-8 17:06
[求助] 求教关于下变频到零中频载波不同步引起的相位频移的问题 zhanshen 2012-8-8 01920 zhanshen 2012-8-8 16:36
[求助] DCM 使用 sxtz531 2012-8-8 22723 eaglelsb 2012-8-8 16:25
[求助] Michael D.Ciletti 的<<Advanced Digital Design with the Verilog HDL>> huanguestc002 2010-3-15 33173 robberxiong 2012-8-8 15:20
[讨论] 【新手求助啊】DC脚本生成时序分析报告 FPGAASICII 2012-8-4 56528 fengyingzi 2012-8-8 11:24
[求助] Prime Time时钟约束的添加 bob_haohao 2012-8-8 02418 bob_haohao 2012-8-8 11:21
[讨论] 用CPLD将一个双向通信端口扩展为四个双向通信端口 conanandai100 2012-8-7 01968 conanandai100 2012-8-7 16:01
[求助] FPGA动态范围 sulilittle 2012-8-5 45651 sulilittle 2012-8-7 14:10
[讨论] 问题关闭 lxtx603 2012-7-26 87018 lxtx603 2012-8-7 13:02
[原创] 怎样在综合时去掉时钟上的buf? helte320 2012-8-6 32827 wang09123 2012-8-7 12:58
[求助] 关于写uart接收的问题 孫悟 2012-8-6 22226 wang09123 2012-8-7 12:57
[求助] 关于xilinx Spartan-3 系列的XC3s1000的管脚分配的问题 attach_img xingtianhn 2012-8-6 33673 xingtianhn 2012-8-7 12:55
[讨论] 对变量按bit赋值的疑问 sunt8707 2012-8-6 12326 ishock1 2012-8-7 11:35
[求助] 求助:quartus 11.1 sp2没有文件标签栏 attach_img guantouren 2012-8-6 32463 duan_dzj 2012-8-7 09:56
[求助] AD9779A 插值滤波器的设置?急!! wanghongjin 2010-5-20 94378 hysterialee 2012-8-7 00:22
[求助] 请教关于AD9779A插值滤波器的设置! zhanshen 2011-2-23 22890 hysterialee 2012-8-7 00:19
[求助] 正弦插值滤波器系数问题请教 tottildh 2012-3-19 13059 hysterialee 2012-8-7 00:12
[求助] 用quartus建了一个IP核,求指数e^x,用modelsim仿真时输出和输入一样,为什么呢? attach_img  ...2 tianyu751 2012-5-27 109334 yucaoxilin 2012-8-6 19:29
[求助] FPGA与AISC职业选择?望大家提供点建议~~~~~  ...23 lhlhualin 2011-10-15 219540 太阳公子 2012-8-6 16:33
[求助] 调用quartus的FFT IP核仿真 attach_img fengche2012 2012-4-1 55919 mmmomo 2012-8-6 14:49
[求助] ise调用modelsim做后仿真时的错误 xingtianhn 2012-8-5 11967 yx.yang 2012-8-6 14:42
[求助] ∑-△调制器的设计一个小疑问 菜鸟ASIC 2012-8-6 22446 eagle654321 2012-8-6 10:50
[求助] 求助:奇怪的timing violation报告  ...2 guofu2010 2012-7-11 118715 guofu2010 2012-8-5 14:27
[原创] FPGA学习 zhrscut 2012-8-4 23173 zhrscut 2012-8-5 10:57
[求助] 关于生成锁存器的问题?  ...23 cleocss 2010-2-2 259372 似水如烟 2012-8-5 10:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 17:07 , Processed in 0.052806 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块