EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31149|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 579 580 581 582583584 585 586 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog 笔试题求助 ...2 3 4	lyz5432 2012-8-17	3411804	macer_yang 2012-8-30 15:13
[讨论] 如何控制FPGA布局布线？	txd208 2012-3-23	62937	suifengqu103 2012-8-30 11:46
[求助] 求用VERILOG如何实现信号下面的功能，关于信号计数，识别的	zlgy2 2012-8-27	58885	macer_yang 2012-8-30 11:07
[求助] DDR2读数据控制方式	gxiaob 2012-8-27	32400	duan_dzj 2012-8-30 10:28
[求助] micron的ddr2读写问题	cast_2011 2012-8-29	22214	cast_2011 2012-8-29 23:26
[求助] 有人用过包含i2cmaster的eeprom吗	kalote 2012-8-29	12309	seesea11 2012-8-29 19:31
[求助] 求助关于后仿中时序的问题，谢谢	yhdhdlp 2012-8-29	12905	yhdhdlp 2012-8-29 14:45
[求助] 哪位师傅说下Xilinx和Altera的区别及优缺点，参考下！	Cortex-M3 2012-8-28	43824	小丫 2012-8-29 12:16
[求助] 急：谁有Modelsim SE 6.2b , synplify pro 9.6.2和Quartus II 9.0的使用教程？	raneewu 2010-3-11	34793	mike4o50 2012-8-29 01:46
[讨论] 求 Xilinx的Atlys Spartan-6 二手开发板	Cortex-M3 2012-8-28	23459	mike4o50 2012-8-29 01:01
[资料] FPGA高级设计研修班	lyn89125 2012-7-5	42585	mike4o50 2012-8-29 00:39
[原创] 初学synopsys DC 找个会的人指点下~~	摩根对冲 2012-8-28	02373	摩根对冲 2012-8-28 22:47
[求助] ddr2读写	gxiaob 2012-8-19	43231	murphy522 2012-8-28 22:39
[求助] synplify pro 综合约束求指导	dx232110 2012-8-28	05640	dx232110 2012-8-28 16:22
[求助] modelsim仿真求助	怎么个景 2012-8-28	37450	masure 2012-8-28 15:49
[求助] 各位大师，如何用Verilog 中的语句来实现时钟转换？？	七尺男儿 2012-5-16	83551	Cortex-M3 2012-8-28 13:51
[求助] signaltap 波形显示不更新，但鼠标悬停可以看到数值更新	80939210 2012-8-10	43164	80939210 2012-8-28 11:34
[讨论] 有没有使用RMgen的工程师？？	小丫 2012-8-27	32985	yao0369 2012-8-28 09:58
[求助] 谁有《无线通信FPGA设计》	feilong87 2010-1-17	52460	qingtianxiaotun 2012-8-27 22:43
[原创] false path	atlandis 2012-8-27	01999	atlandis 2012-8-27 22:21
[求助] 硬件中的平方根运算	lpeter83 2012-8-27	24567	lpeter83 2012-8-27 18:29
[讨论] XILINX上REG信号由assign赋值？	pengch0416 2012-7-26	24430	pengch0416 2012-8-27 14:03
[求助] 时钟同步 fifo	zhaow0422 2012-8-23	65351	清扬如昀 2012-8-27 10:12
[求助] virtex-5 PLL_ADV属性不合法	gxiaob 2012-8-27	02135	gxiaob 2012-8-27 10:08
[求助] 使用spartan3的MIG生成的DDR2控制器如何写满整个DDR2SDRAM	7598865 2012-8-24	22595	7598865 2012-8-27 00:22
[求助] linux系统下ISE不能启动smartXplorer	天易飞飏 2012-8-25	33100	天易飞飏 2012-8-26 16:18
[求助] CPLD 如何做DSP扩展外设的译码器	yangxin8196 2011-3-3	44488	zsxing123 2012-8-25 21:56
[原创] quartus crack。。。	gerry1812 2012-8-25	01705	gerry1812 2012-8-25 16:22
[求助] IP核如何使用	gongzaiwen 2012-8-24	13045	everhappy 2012-8-25 15:26
[求助] 新手问个低级问题--关于流水线中的寄存器模块的问题，谢谢	matlinsas 2012-4-14	32918	myoklover 2012-8-24 21:43
[求助] 用encounter 的PR后产生的网表.v文件是和sdf文件相关联的吗	fjmwu 2012-8-23	12597	qwpsmile 2012-8-24 18:59
[求助] ISE9.1调用除法器的问题。	huanguestc002 2011-3-8	23105	qwpsmile 2012-8-24 18:57
[求助] modelsim仿真，出现错误$hold( posedge WENeg:10 ns, CENeg:10 ns, 1 ns );	怎么个景 2012-8-24	34210	怎么个景 2012-8-24 15:51
[求助] modelsim仿真fpga定制ram，出现module altsyncram not defined	怎么个景 2012-8-22	69059	huster 2012-8-24 15:42
[求助] 求S29JL064H70TAI00和3DF064M16VS1281-SS行为级仿真模型？	weidadewei 2012-8-23	23319	小丫 2012-8-24 14:23

1 ... 579 580 581 582583584 585 586 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31149|排名: 6

快速发帖

浏览过的版块

站长推荐 /1