在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] STRATIX IV GX 1.4V PCML编译报错 tonny616 2012-8-18 32489 tonny616 2012-8-20 16:18
[求助] cadence icfb 启动 操作响应变慢 lovelixian 2012-8-20 07038 lovelixian 2012-8-20 15:02
[求助] 請問在Design Compiler D-2010.03 要如何highlight cirtical path michael6172 2012-8-20 02121 michael6172 2012-8-20 14:48
弱问:EP2C5可以做多大的RAM  ...2 frily 2009-3-19 165981 313008234 2012-8-20 10:30
[求助] 时钟约束问题,求问 chenyueboy 2012-8-18 63505 benny46 2012-8-20 09:51
[讨论] 一般来说,芯片里的ram有木有初始值的? shxr 2012-8-17 83401 yucaoxilin 2012-8-20 09:20
[求助] 修复slack(<0)的方法有哪些? whitetiger 2012-8-18 22312 qwpsmile 2012-8-19 23:41
[招聘] [求购] audio mixer 数字ip design_service 2012-8-19 03158 design_service 2012-8-19 18:34
[求助] quartus ii 11.0设置signalprobe pin 夜尽天明 2012-8-15 27407 lstarsoul 2012-8-19 17:21
[原创] 请教两组代码的区别,哪组的风格好?  ...2 atlandis 2012-8-1 155624 lstarsoul 2012-8-19 17:19
[求助] 想自学verilog,跪求入门教材建议  ...2 epicyun 2012-8-13 146060 lstarsoul 2012-8-19 17:09
[讨论] 如何成为FPGA的高手  ...2 seesea11 2012-8-13 126153 lstarsoul 2012-8-19 17:01
Tcl+Tk快速入门  ...23 wjccentury 2009-3-21 205758 lstarsoul 2012-8-19 16:54
[求助] 求助RC4加密的HDL实现 fjmwu 2012-8-19 01790 fjmwu 2012-8-19 10:39
[求助] 做完时序分析后如何分析呢 走走停停 2012-8-16 42577 走走停停 2012-8-19 10:20
[求助] LATTICE FPGA 编译到MAP Design这一阶段出现错误,请帮忙分析下,谢谢各位大侠啦 naroo486 2010-2-21 317309 canito777 2012-8-19 07:41
synopsys DC 综合的问题 qlmei 2007-2-27 64299 凌阳 2012-8-18 16:34
[求助] ddr的调试 baobao697841 2012-8-17 12483 baobao697841 2012-8-18 10:51
[求助] dc综合问题求助 - [悬赏 10 信元资产] jenny_guo 2009-12-18 79177 gracefulhe 2012-8-18 09:59
[求助] 【求助】ise综合时,报Unable to place this RPM这个错误! zhaoruixing 2012-8-17 12984 seesea11 2012-8-17 23:01
[讨论] 个人诚心转让,请勿删帖 altera 官方原装 de2/de0 fpga 开发板 fpga126 2012-8-17 02728 fpga126 2012-8-17 10:42
[讨论] ddr baobao697841 2012-8-16 21934 baobao697841 2012-8-17 09:18
[求助] DW_mult_uns 是不是designware里的乘法ip呀? sdustyj 2011-4-4 99001 我还是不懂 2012-8-16 23:51
[求助] 关于Altera DDR2 controller with uniphy的生成 nelinux 2012-8-16 12190 tiangua 2012-8-16 22:31
[原创] ISE报错,求指教 atlandis 2012-8-16 612530 jefby 2012-8-16 21:07
[求助] DDR的dq问题  ...2 baobao697841 2012-8-13 1010354 nemolee 2012-8-16 20:23
[求助] dc综合遇到的建立时间报告不懂的问题 zhoukan1127 2012-8-16 42687 zhoukan1127 2012-8-16 19:37
[讨论] FPGA软件ISE软件模板怎样修改? lhrace 2012-8-16 14266 duan_dzj 2012-8-16 16:58
[求助] 请教高手 DC综合纯组合电路 sdustyj 2011-3-16 94313 603038276 2012-8-16 15:33
[求助] 北京夏宇闻老师的培训有去过的吗 pengch0416 2012-2-10 42902 flkq1989 2012-8-16 15:09
[活动] 赛灵思参展中国国际医疗展活动 jackzhang 2012-8-15 12415 guoying2014 2012-8-16 11:17
请教:在synplify premier下约束DCM输出 easyma 2008-8-7 43777 hhucwyd 2012-8-16 01:10
关于synplify premier9.0中多后期约束的一个问题 easyma 2008-7-14 32897 liumeco_jy 2012-8-15 23:44
[求助] 关于altera ddr2 high performance controller v9.0 的问题 whz1006 2012-8-15 12440 whz1006 2012-8-15 10:35
[解决] 使用ets中的ptm提取.lib 模型库的问题 - [悬赏 200 信元资产] 603038276 2012-8-15 03246 603038276 2012-8-15 10:33
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 02:59 , Processed in 0.066832 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块