位宽不匹配问题

dp_memc · 发表于 2012-8-20 20:40:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

reg [9:0] a;
reg [7:0] b;

if(a == b + 1) //如果 b = 255时，a与0相比较还是与 9‘h10相比较？

vongy · 发表于 2012-8-20 21:12:38

这应该跟编译器是相关的，大多数时候会是与9'h100比较。
但这样写b+1的结果实际上在simulator里会是32bit的，这样比较其实也会把a扩展成32bit再比较，所以在写RTL的时候，最好把位宽都指定好了，不然遇到你指出这种情况就可能会出错，这种问题在SIM里会存在，FPGA不会存在。
另外，即使你使用a==b+1'b1也是这样，在比较的时候一定要注意比较器两端的信号位宽一定要相等。

dp_memc · 发表于 2012-8-20 21:19:47

回复 2# vongy
在FPGA中不存在这种问题，意思是说quartus 等工具综合的时候会扩展成9’h100再与a相比吗？不知道DC综合后的结果会怎样呢？

vongy · 发表于 2012-8-20 21:33:31

DC中也不会出现这样的错误，工具一般会按照你指定的位宽合成register或做为连接register的wire，工具不可能知道你多出来线要连在哪里。但是很多simulator在仿真时会按扩展后的进行计算，这种情况下仿真会出现一些奇怪的错误，你可能会觉得工具错了，为什么8bit的register8'hff加1之后竟然不为8‘h0，这些错误也会出现在一些项目工程中，所以很多公司都会有这样的代码规范，加/减，比较等位宽要对齐。但a+1'b1除外，因为+1'b1是半加器，而8'h1就是全加器了，不过现在的工具一定会优化的，但怎么样写还是能看出你对电路的理解程度。