关于组合逻辑环的疑问

ljsu0203 · 发表于 2009-9-24 22:19:42

您需要登录才可以下载或查看，没有账号？注册

x

在一些书上看到，说在设计中尽量避免出现组合逻辑环路。想请教各位，组合逻辑环的出现会出现什么问题呢？最好能举个简单的例子说明

adrain.ding · 发表于 2009-9-24 23:02:41

组合逻辑的输出与输入形成闭环，中间没有寄存器

skytang007 · 发表于 2009-9-25 08:25:58

举个最简单的例子,如果一个非门的输出端直接反馈到输入端,那这个非门的输出就会一直处于"01010101......."的振荡状态。

layow · 发表于 2009-9-25 11:43:25

楼上说的只是理论啦，一个非门的一般延时是不能支持直接把输入输出相连就能振荡起来的，时机中确实有类似的例子，不过是奇数个非门串成环，一个太短太极端了

wu_xiaolin_110 · 发表于 2009-9-25 23:52:10

我觉得不仅仅是这些吧？有时候振荡还是需要的嘛，怎么能说避免组合环路就是仅仅避免振荡呢

amin2008 · 发表于 2009-9-25 23:58:48

其实RS触发器也是反馈环的，当输入不当时，出现问题

ljsu0203 · 发表于 2009-9-26 10:17:52

同意楼上说的！不知道大家是否记得数电课本上介绍RS触发器时，举过一个例子，就是使用两个或非门反向连接，从而达到锁存的目的。所以我觉得避免组合逻辑环，应该不是为了避免震荡的吧，再说有时候震荡确实是需要的。。

post1117 · 发表于 2009-9-26 18:36:09

比如你是组合逻辑自己给自己赋值；还有些if，case语句覆盖不全很可能就会综合为组合逻辑LOOP

amormio124 · 发表于 2009-9-29 23:14:56

组合逻辑有回圈就是时序逻辑了，
比如dff，latch的基础都是回圈，
但是如果组合逻辑回圈控制不当就会dead loop，
另外STA的基本观点也是DFF 到 DFF，
如果一团逻辑是回圈，请问STA如何分析。
所以组合逻辑还是不要有回圈。

amormio124 · 发表于 2009-9-29 23:17:18

一个反相器做ring osc，延迟确实太短了，估计振不起来。

站长推荐 /2