关于组合逻辑环的疑问

s00120610

[size=111%][size=60%]l组合环的内在高风险主要是因为：
[size=111%][size=60%]l（1）依赖于环的传输时延，而传输时延是靠不住的。
[size=111%][size=60%]l（2）组合环在许多设计工具中引起无穷尽的计算环，大多数工具会打开组合环，然而打开的方式可能各不相同，有些方式会导致与初始设计的原意不符。

sunchpku

正解。

原帖由 amormio124 于 2009-9-29 23:14 发表

                               
登录/注册后可看大图

组合逻辑有回圈就是时序逻辑了，比如dff，latch的基础都是回圈，但是如果组合逻辑回圈控制不当就会dead loop，另外STA的基本观点也是DFF 到 DFF，如果一团逻辑是回圈，请问STA如何分析。所以组合逻辑还是不 ...

jumphigh1987

学习了！

meteoryzy

设计时避免出现组合逻辑环，利用反馈来锁存信号的确就是组合逻辑环，比如最简单的6管SRAM，但是组合逻辑的设计目标大都不在此。所以，类似于在设计中避免无意识的综合锁存器一样，在设计中也应该避免无意识的生成组合逻辑环。

xaaa001

回复 1# ljsu0203


    会造成仿真工具的死锁。