在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3451|回复: 7

[求助] Verilog HDL相关问题

[复制链接]
发表于 2012-9-1 10:41:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
module AND2(A,B,Y);
input A;
input B;
output Y;

wire A;
wire B;
wire Y;
assign Y=A&B;
endmodule

Error (12007): Top-level design entity "AND2" is undefined
Error: Quartus II 32-bit Analysis & Synthesis was unsuccessful. 1 error, 3 warnings
Error: Peak virtual memory: 307 megabytes
Error: Processing ended: Sat Sep 01 10:30:18 2012
Error: Elapsed time: 00:00:01
Error: Total CPU time (on all processors): 00:00:01
Error (293001): Quartus II Full Compilation was unsuccessful. 3 errors, 3 warnings
这样一个程序怎么有这么多错误啊,怎么回事?是不是我的软件设置问题?希望大家帮我解释下,谢谢了!
 楼主| 发表于 2012-9-1 10:57:29 | 显示全部楼层
大家解释下嘛,我刚接触,很多不懂,帮帮忙~~~~~尤其是第一个,为么子说没定义,要怎么定义?
发表于 2012-9-1 12:21:41 | 显示全部楼层
模块本身没问题,应该是Qurtus设置的问题
 楼主| 发表于 2012-9-1 15:06:16 | 显示全部楼层
回复 3# xudeqiang

同样的方法建立的工程,运行别的模块就木有错误。有木有特别要注意设置的呢
发表于 2012-9-1 22:51:48 | 显示全部楼层
可能的问题:AND2是底层器件的名字,可能这里命名不太合适;另外就是Q2在编译的时候需要指定顶层文件,这一步骤你执行了吗?
发表于 2012-9-1 23:08:24 | 显示全部楼层
你ADD2在底层文件中用过么?再者有可能是Quatus II的目录path设置问题吧。
发表于 2012-9-3 12:20:37 | 显示全部楼层
新建工程的时候,工程名要和TOP层的Module名一致。还有就是器件要选对。
发表于 2012-9-9 01:18:39 | 显示全部楼层
回复 1# hua良


    不懂 什么问题!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:39 , Processed in 0.020405 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表