数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 583 584 585 586587588 589 590 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] Xilinx auroa core 使用交流	liang5293392 2012-8-22	02736	liang5293392 2012-8-22 10:59
[求助] 时序库，问题，请大侠指教。	603038276 2012-8-22	03831	603038276 2012-8-22 10:33
有关门级仿真	13915044350 2009-6-25	53881	jumphigh1987 2012-8-21 12:42
[求助] MIG3.61生成DDR2时序约束问题	zhx1278 2012-8-21	23170	zhx1278 2012-8-21 11:20
[求助] PCIE硬核simulation的步骤哪个文档上有，给个链接	hexuezu 2012-5-15	43109	by991 2012-8-21 09:33
[求助] 小白求助各位大神指导FPGA-VGA 实现图像	zhaoyao 2012-4-22	33091	wangjian2013 2012-8-21 09:04
[求助] 学FPGA所要了解的算法	夜尽天明 2012-8-17	52985	夜尽天明 2012-8-20 20:21
[求助] 关于伺服马达的伺服锁定相关的，大家有什么好的资料推荐吗	wangminhua2 2012-8-20	02092	wangminhua2 2012-8-20 17:00
[原创] STRATIX IV GX 1.4V PCML编译报错	tonny616 2012-8-18	32511	tonny616 2012-8-20 16:18
[求助] cadence icfb 启动操作响应变慢	lovelixian 2012-8-20	07061	lovelixian 2012-8-20 15:02
[求助] 請問在Design Compiler D-2010.03 要如何highlight cirtical path	michael6172 2012-8-20	02159	michael6172 2012-8-20 14:48
弱问：EP2C5可以做多大的RAM ...2	frily 2009-3-19	166109	313008234 2012-8-20 10:30
[求助] 时钟约束问题，求问	chenyueboy 2012-8-18	63586	benny46 2012-8-20 09:51
[讨论] 一般来说，芯片里的ram有木有初始值的？	shxr 2012-8-17	83493	yucaoxilin 2012-8-20 09:20
[求助] 修复slack（<0）的方法有哪些？	whitetiger 2012-8-18	22359	qwpsmile 2012-8-19 23:41
[招聘] [求购] audio mixer 数字ip	design_service 2012-8-19	03199	design_service 2012-8-19 18:34
[求助] quartus ii 11.0设置signalprobe pin	夜尽天明 2012-8-15	27461	lstarsoul 2012-8-19 17:21
[原创] 请教两组代码的区别，哪组的风格好？ ...2	atlandis 2012-8-1	155715	lstarsoul 2012-8-19 17:19
[求助] 想自学verilog，跪求入门教材建议 ...2	epicyun 2012-8-13	146190	lstarsoul 2012-8-19 17:09
[讨论] 如何成为FPGA的高手 ...2	seesea11 2012-8-13	126257	lstarsoul 2012-8-19 17:01
Tcl+Tk快速入门 ...2 3	wjccentury 2009-3-21	205887	lstarsoul 2012-8-19 16:54
[求助] 求助RC4加密的HDL实现	fjmwu 2012-8-19	01808	fjmwu 2012-8-19 10:39
[求助] 做完时序分析后如何分析呢	走走停停 2012-8-16	42627	走走停停 2012-8-19 10:20
[求助] LATTICE FPGA 编译到MAP Design这一阶段出现错误，请帮忙分析下，谢谢各位大侠啦	naroo486 2010-2-21	317363	canito777 2012-8-19 07:41
synopsys DC 综合的问题	qlmei 2007-2-27	64359	凌阳 2012-8-18 16:34
[求助] ddr的调试	baobao697841 2012-8-17	12520	baobao697841 2012-8-18 10:51
[求助] dc综合问题求助 - [悬赏 10 信元资产]	jenny_guo 2009-12-18	79289	gracefulhe 2012-8-18 09:59
[求助] 【求助】ise综合时，报Unable to place this RPM这个错误！	zhaoruixing 2012-8-17	13027	seesea11 2012-8-17 23:01
[讨论] 个人诚心转让，请勿删帖 altera 官方原装 de2/de0 fpga 开发板	fpga126 2012-8-17	02758	fpga126 2012-8-17 10:42
[讨论] ddr	baobao697841 2012-8-16	21963	baobao697841 2012-8-17 09:18
[求助] DW_mult_uns 是不是designware里的乘法ip呀？	sdustyj 2011-4-4	99104	我还是不懂 2012-8-16 23:51
[求助] 关于Altera DDR2 controller with uniphy的生成	nelinux 2012-8-16	12246	tiangua 2012-8-16 22:31
[原创] ISE报错，求指教	atlandis 2012-8-16	612667	jefby 2012-8-16 21:07
[求助] DDR的dq问题 ...2	baobao697841 2012-8-13	1010528	nemolee 2012-8-16 20:23
[求助] dc综合遇到的建立时间报告不懂的问题	zhoukan1127 2012-8-16	42761	zhoukan1127 2012-8-16 19:37

1 ... 583 584 585 586587588 589 590 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2