EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 575 576 577 578579580 581 582 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] ddr数据线和地址线连接问题	baobao697841 2012-9-19	17496	eaglelsb 2012-9-19 18:59
[求助] xilinx 两个DCM 使用的问题，求解 ...2	dlb05061131 2011-5-24	156523	billzhou06 2012-9-19 16:03
[求助] 网表文件	574920045 2012-9-19	01759	574920045 2012-9-19 15:41
[求助] 关于system generator的软硬件设计问题	stevenzhang81 2012-9-19	03572	stevenzhang81 2012-9-19 15:31
[求助] xinlinx v4-60的Fpga的ddr 接口怎么做？	hunk_yang 2012-9-18	54908	zhanghengi 2012-9-19 14:05
[原创] cic滤波器求助	gerry1812 2012-9-17	13862	eagle654321 2012-9-19 12:58
[讨论] DDR时钟问题	baobao697841 2012-9-18	22201	baobao697841 2012-9-19 09:52
[求助] 这样的FLASH能不能正常使用？	乐烁橙 2012-9-19	02133	乐烁橙 2012-9-19 09:14
[求助] 有关clock_generator的时钟输入问题？	乐烁橙 2012-9-18	32533	乐烁橙 2012-9-19 08:57
[讨论] 【NVIDIA面试问题请教】	freedeluge 2010-11-21	95527	小小舟 2012-9-18 22:59
[求助] verilog定义reg时的初值问题 ...2	toneytang 2012-9-17	1332090	tx00044011 2012-9-18 21:25
[原创] diamond1.1基础应用及增量编译	supermanqc 2012-9-4	12179	lizxgg 2012-9-18 20:45
[求助] 【新人求指导】linux下脚本调用modelsim，可以做吗？	animaldanger 2012-9-4	53039	clean_water 2012-9-18 20:02
[求助] 综合问题	kangm 2012-9-18	62252	kangm 2012-9-18 19:45
[求助] DDR2读数据问题的	gxiaob 2012-9-17	64371	gxiaob 2012-9-18 15:24
[求助] 映射和布局布线在芯片内部到底是如何执行的呢？	326151792 2012-9-12	33490	silktree 2012-9-18 13:57
[求助] always块中的敏感变量 ...2 3	ysxiliu 2012-9-14	216848	yucaoxilin 2012-9-18 10:07
[原创] 如何学习FPGA？ ...2	yanghgabc 2012-9-14	117887	tx00044011 2012-9-17 21:29
[求助] spartan-3e 一上电，电源部分就很烫，求高人	youlia 2011-8-16	32900	willxqr 2012-9-17 20:34
[求助] 关于几个器件的延时（sdc文件）	e07610230 2012-9-13	42595	e07610230 2012-9-17 19:30
[求助] 怎么看综合出来的technology map viewer	313008234 2012-9-14	14422	313008234 2012-9-17 18:23
[求助] 菜鸟求助？	ninghao23 2012-9-11	73967	ninghao23 2012-9-17 15:28
[求助] 关于中间wire型变量声明与否的问题（debussy）	kuailexiari 2012-9-17	33052	教父 2012-9-17 15:13
[求助] 功能仿真和未加延时的综合后仿真不一致怎么办 ...2	313008234 2012-7-3	125801	Gary.wang 2012-9-17 11:59
[求助] 请问verilog模块连接问题	lantern5566 2012-9-14	72623	Gary.wang 2012-9-17 11:17
nand flash 控制器 ...2 3 4	Glenguo 2006-4-3	3316927	lhy7711799 2012-9-17 11:02
请问负的hold时间和建立时间一般由什么引起的? ...2	yifan225 2005-9-15	1717889	331680490 2012-9-17 10:56
[讨论] 数字前端和后端的区别？？？ ...2	zhrscut 2012-8-9	169100	zgj07 2012-9-17 10:40
[求助] 求用于jpeg解码测试的yuv411图片	welco 2012-9-17	02086	welco 2012-9-17 09:49
[求助] ISE中的smartXplorer	110500623 2010-9-1	44344	lizxgg 2012-9-17 09:37
[讨论] 关于乘法器面积	lpeter83 2012-9-17	17749	zhanghengi 2012-9-17 08:53
[求助] FPGA DE0 i/o输出电压是多少？2.5v吗？	daniel003 2012-9-16	45179	daniel003 2012-9-17 00:13
[讨论] 有谁搞过或者正在搞FPGA来设计CF控制的 ...2	ckzuan 2012-5-17	115394	guokehuanyu 2012-9-16 23:37
[求助] 关于CORDIC进行三角运算	lpeter83 2012-9-16	22967	lpeter83 2012-9-16 20:58
pci +3v 金手指 allegro 怎么画？ (无内容)	stephenzhou 2005-9-6	22994	happywzb 2012-9-15 22:32

1 ... 575 576 577 578579580 581 582 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1