在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1972|回复: 1

[求助] 一个开源处理器FPGA中的实现

[复制链接]
发表于 2012-10-3 17:20:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在网上,下了一个开源的处理器,将其用Synplify综合后,再通过ISE实现下入到V5的片子里,可以正常的工作,没有什么问题。但是现在想将处理器及一些基本外设如SRAM,一起在FPGA中实现。
      我现在的想法是,将经Synplify综合后的处理器的网表文件,在ISE中实现成黑盒,再像普通的单元模块一样与SRAM(ISE中自带的双端口RAM)连接,然后再综合,实现,下载。
     可是现在,在Synplify中单独综合处理器时,选中Disable I/O Insertion选项,Synplify会报出软件内部错误,无法正常综合。
     对于现在这种情况,不知道是在思路上有什么问题,还是在具体的操作上有什么不对,亦或者还有什么更好的办法?
发表于 2012-10-9 16:05:20 | 显示全部楼层
回复 1# sxtz531


    没用过这个软件,但你的想法应该是可以实现的。只是设置IO disable可能不行,不同软件一般都会有专门的综合方法来处理此类问题。可参见quartus中partion综合的使用方法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 13:37 , Processed in 0.022682 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表