在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2779|回复: 3

[讨论] Xilinx FPGA spartan3 资源占用分析,请高手给点建议

[复制链接]
发表于 2012-4-1 11:36:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 chen.terry 于 2012-4-1 11:42 编辑

我用的是spartan3器件,XCS4000,编译综合的的结果如图:

资源占用情况

资源占用情况


有一种现象,当 【Total Number of 4 input LUTs】这个项目占用到近80%的时候,布局布线很难完成,编译一天也没有结果,好像par在不断的重复优化过程。
那个par一直停留在phase 4。每隔几十分钟,par会输出一句话,大概是说,还有多少没有布局完。


大家就这个资源分布情况给点建议,万分感谢。
发表于 2012-4-1 12:35:47 | 显示全部楼层
80%,如果组合逻辑比较复杂,是很难布通了。
如果是做FPGA开发,那应该选择大一点的片子,一般为了以后的升级,资源最好不要超过60%。
如果做FPGA原型验证,那可以选择部分实现,或者用2片或更多的fpga,做partion
 楼主| 发表于 2012-4-1 14:46:39 | 显示全部楼层
本帖最后由 chen.terry 于 2012-4-1 14:52 编辑

我这个是做FPGA开发,老板就是要用这个。老早都超过了60%了。
后来换了个逻辑资源更小的,其他资源多些的,就更悲催了。
现在仔细考虑复用的模式,数据处理到后面速率很低,一般是1KHz,可以时分复用。
发表于 2012-10-12 12:03:31 | 显示全部楼层
回复 2# jerry365


   您好  我最近工作遇到了 资源不够的问题 需要二个FPGA进行,这方面不是很熟,希望得到你的指点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 08:14 , Processed in 0.021044 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表